数电自主设计.docVIP

姓名 张国胜 班级 1106105 学号 1110610523 实验日期 12-08 节次 教师签字 成绩 实验名称：答辩时的倒计时数字组合电路 实验目的 学习数字电路计数、译码显示等单元电路的综合应用； 掌握74LS192芯片的逻辑功能，级联，异步清零，异步置数等使用方法； 进一步加强和稳固组合逻辑电路的使用； 总体设计方案或技术路线 逻辑开关的使用：——答辩前的准备 A、封锁时钟CP； B、异步置数，异步清零，起到了定时的作用； C、功能开关打到技术状态，启动时钟，电路开始工作。 D、时钟开启之前，灯亮着，提示答辩者尽快做好准备。在电路图中用灯泡代替。 （2）中间组合逻辑电路产生相应供能电平、异步质数，得到想要的倒计时电路； （3）倒计时结束，数字逻辑功能开关关闭时钟，蜂鸣器响起，提示答辩时间结束； （4）秒表——对这个电路进行校验和调试 实验电路图 仪器设备名称、型号 74LS192两块、74LS00与非门、译码显示器、信号源、实验箱；秒表 理论分析或仿真分析结果 （1） 双时钟同步十进制加减计数器74LS192功能如下： 清零 74LS192异步清零。当清零信号CR=1，计数器清零，=0000； 置数 74LS192异步置数。当清零信号CR=0，置数信号计数器开始异步并行置数 =DCBA； 计数 上升沿到来时，加法计数器开始工作 上升沿到来时，减法计数器开始工作 保持 当CR=0，LD= ，计数器保持 进位和借位 当加法计数器达到最大值，且时，CO输出负脉冲，当下一个时钟来时，CO处于上升沿，计数器变成0000； 当减法计数器达到最小值，且，BO出负脉冲，当下一个时钟来时，BO处于上升沿，计数器变成1001； 级联 上一个计数器的借位连接下一个时钟的减法时钟端，同理上一个计数器的进位连接下一个时钟的加法时钟端，这里我们用到前者。 仿真 开始前定时仿真结果： 2、中间某一时刻结果： 仿真结果分析 仿真实验结果和预想的结果一样 6.实验结论 7.实验中出现的问题及解决对策 8.本次实验的收获和体会、对电路实验室的意见或建议 10．参考文献 原始数据记录表 定时前三计数器的输入和输出值 此时功能逻辑开关的状态为： 蜂鸣器状态： 某一时刻译码显示器的状态： 此时功能逻辑开关的状态： 蜂鸣器状态： 秒表显示： 结束译码显示器的状态： 此时功能逻辑开关的状态： 蜂鸣器状态： 秒表显示：