数字电路与逻辑设计第五章汇.ppt

* * 第5章 常用时序逻辑模块及其应用 常用时序逻辑模块 计数器 寄存器 基本原理 管脚功能 实际应用 5.1 计 数 器 能对脉冲的个数进行计数的电路称计数器。把计数电路用集成工艺制造在一个芯片内，并引脚封装成集成模块 计数器模块的分类 按数的进制分 按计数规律分 按触发信号分 按使用的开关元件分 十进制计数器 加法计数器 减法计数器器 可逆计数器（可加或减） 同步计数器 异步计数器 TTL计数器 CMOS计数器 二进制计数器 N进制计数器 （除了二、十进制外的进制） 5.1.2 典型计数器模块 1．74LS169 同步计数 可逆（可进行加或减法记数） 二进制（四位二进制记数，0000～1111，16种计数状态） 同步预置数输入（在CP下可置0000～1111 中的任意状态） 动态进位输出（记数至1111时同时输出进位信号） 74LS169 V CC 4 5 6 7 16 1 2 3 8 9 10 11 12 13 14 15 GND ENP ENT V/D CLK LOAD 0 1 3 2 D D D D RCO 0 1 3 2 Q Q Q Q ENP ENT RCO V/D CLK LOAD 0 1 3 2 D D D D 0 1 3 2 Q Q Q Q 74LS169 引脚图 功能图 输出 置数输入 控制输入 V / ENP 能使端，低电平有效 GND 电源负端 LOAD 预置数端，低电平有效。LOAD=0时有效，将d3 ～d0数置入计数器 ENT 能使端，低电平有效，与ENP配合使用 Q3 ～Q0 数据输出端 RCO 动态进位输出端 VCC 电源正端 加/减控制端， =1加法， =0减法 V / V / CLK 计数脉冲输入端 D3 ～D0 预置数输入端 ENP ENT RCO V/D CLK LOAD 0 1 3 2 D D D D 0 1 3 2 Q Q Q Q 74LS169 输出 置数输入 控制输入 输入 输出 ENP+ENT D V/ LOAD CLK D3 D2 D1 D0 Q3 Q2 Q1 Q0 1 × × × × × × × 保持原状态 0 × 0 ↑ d3 d2 d1 d0 d3 d2 d1 d0 0 1 1 ↑ × × × × 二进制加计数 0 0 1 ↑ × × × × 二进制减计数 ?74LS169无清零端。当预置数端全接“0”，LOAD=0时即清“0”。当预置数端输入不同数时，可作为定值控制电路使用。两块以上串接使计数容量扩展。 功能表 ENP ENT RCO V/D CLK LOAD 0 1 3 2 D D D D 0 1 3 2 Q Q Q Q 74LS169 输出 置数输入 控制输入 1．74LS90 同步计数 二、五、十进制 异步清0、异步置9（不需CP触发即可置0000、置1001） 74LS90 V CC 4 5 6 7 1 2 3 9 10 11 12 13 14 GND NC 01 2 1 92 R CP R CP NC 0 1 3 2 Q Q Q Q 91 02 R R 8 0 1 3 2 Q Q Q Q ÷5 1 CP 2 CP 01 R 02 R 91 R 92 R ÷2 74LS90 引脚图 功能图 输出 控制端 0 1 3 2 Q Q Q Q ÷5 1 CP 2 CP 01 R 02 R 91 R 92 R ÷2 74LS90 功能说明： 置数功能： 当R01=R02 =1，R91·R92 =0，使计数器清零，即将Q3Q2Q1Q0=0000 当R01·R02 =0， R91=R92=1，使计数器置9， 即将Q3Q2Q1Q0=1001。 二进制计数（模二）功能： 即÷2电路，也称2分频，由CP1输入，Q0输出。 五进制计数（模五）功能： 即÷5电路，也称5分频，由CP2输入，Q3Q2Q1输出。 十进制计数（模十）功能： 即÷10电路，也称10分频，由CP1输入，CP2接Q0，Q3Q2Q1Q0输出8421十进制数；由CP2输入，CP1接Q3，Q0Q3Q2Q1输出5421十进制数。 输入 输出 说明 R01 R02 R91 R92 CP1CP2 Q3 Q2 Q1 Q0 1 1 0 × × × 0 0 0 0 异步清0 1 1 × 0 × × 0 0 0 0 异步置0 0 × 1 1 × × 1