第08讲组合逻辑电路分析及设计.pptVIP

第 7 讲 课时授课计划 课 程 内 容 解：第1步：抽象 (1)确定输入、输出变量 结果：是否允许入场——Z 条件：观众状况（大人/小孩）——A 拿票情况（大人票/小孩票/无票） (2)逻辑赋值 第2步：真值表?表达式 第3步：变换（与或?与非-与非） 第4步：画逻辑图 设计中几个实际问题的处理 包含无关条件的组合逻辑电路设计 多输出函数的组合逻辑电路设计 无反变量提供的组合逻辑电路设计 包含无关条件的组合逻辑电路设计 在某些实际问题中，常常由于输入变量之间存在的相互制约或问题的某种特殊限定等，使得输入变量的某些取值组合根本不会出现，或者虽然可能出现，但对在这些输入取值组合下 函数的值是为1还是为0并不关心。通常把这类问题称为包含无关条件的逻辑问题；与这些输入取值组合对应的最小项称为无关最小项，简称为无关项或者任意项；描述这类问题的逻辑函数称为包含无关条件的逻辑函数。 例如，假定用A、B、C表示计算机中的＋、－、×运算，并令变量取值1执行相应运算，则A、B、C三个变量不允许两个或两个以上同时为1，从而A、B、C只允许出现000，001，010，100四种取值组合，不允许出现011，101，110，111四种组合，即包含无关最小项 。与A、B、C相关的逻辑函数称为包含无关条件的逻辑函数。 当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中是否包含无关项以及对无关项是令其值为1还是为0，并不影响函数的实际逻辑功能。因此，在化简这类逻辑函数时，利用这种随意性往往可以使逻辑函数得到更好地简化，从而使设计的电路达到更简。 例 设计一个组合逻辑电路，用于判别以余3码表示的1位十进制数是否为合数。??? 解 由题意可知，该电路输入为1位十进制数的余3码，输出为对其值进行判断的结果。设输入变量为A、B、C、D，输出函数为F，当ABCD表示的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。因为按照余3码的编码规则，ABCD的取值组合不允许为0000、0001、0010、1101、1110、1111，故该问题为包含无关条件的逻辑问题，与上述6种取值组合对应的最小项为无关项，即在这些取值组合下输出函数F的值可以随意指定为1或者为0，通常记为“d”。据此，可建立描述该问题的真值表。 ◎?若考虑无关项: 函数F的卡诺图如图所示，根据合并的需要将卡诺图中的无关项d(13，14，15)当成1处理，而把d(0,1,2)当成0处理，可得到化简后的逻辑表达式 显然，后一个表达式比前一个表达式更简单。 多输出函数的组合逻辑电路设计 无反变量提供的组合逻辑电路设计 在某些问题的设计中，为了减少各部件之间的连线，只给逻辑电路的输入端提供原变量，不提供反变量。设计这类电路时，直截了当的办法是当需要某个反变量时，就用一个非门将相应的原变量转换成反变量，但这样处理往往是不经济的。因此，通常采用适当的方法进行处理，以便尽可能减少非门数量。 采用与非门的设计 生成项：在积之和（与-或）表达式，若其中两个乘积项中，一个含有某变量的原变量，另一个还有相同变量的反变量，那么其他变量组成的乘积项，就是它们的生成项。 在一个逻辑函数中，增加生成项不影响逻辑函数的值。（依据：常用公式） 采用与非门的设计 尾部替代因子：在乘积项中，以原变量出现的为头部因子，以反变量出现的为尾部因子，头部可以进入尾部，而不改变该乘积项的值（依据：德·摩根律和互补律），进入尾部的头部称为尾部替代因子。 采用与非门的设计 在输入不提供反变量时，适当增加生成项和选择必要的尾部替代因子，可减少函数中的“非”号，从而节省逻辑器件。 设计步骤： 逻辑函数化简得到与或表达式 寻找所有生成项 选择尾部替代因子并进行变换 确定替代尾因子的原则是： 恒等变换（替代前后的逻辑值不变） 两者以上公用（共享） 多种方案取最简 二次求反，得到与非-与非表达式 画出逻辑电路图 采用与非门的设计 采用或非门的设计 在输入端不提供反变量的情况下，用或非门设计组合逻辑电路的方法是首先求出逻辑函数F的对偶式F’的最小项表达式，然后同采用与非门的设计方法一样，求出采用与非门实现F’函数的最佳结果，最后再求对偶得到采用或非门实现F函数的组合电路。 例题请参考教材P77例2.8，例2.9 注：对于只有原变量没有反变量输入条件下组合逻辑电路的设计，在实际应用中，情况比较复杂，还应灵活掌握。要尽可能采用多种形式进行反复变换，以最节省器件为最佳方法，若无论怎么变换都不能节省逻辑器件时，则只好用一个非门来产生反变量。 小