第13章 触发器与时序逻辑电路 新课件.ppt

第13章 触发器和时序逻辑电路;基本要求;输出状态取决于;13.1 双稳态触发器;;触发器输出与输入的逻辑关系 ？;设原态为“0”态;0;设原态为“1”态;1;设原态为“1”态;1;基本 RS 触发器状态表;不定;13.1.2 时钟控制触发器（同步触发器）;当CP=0时：;1;1;0;Qn—时钟到来前触发器的状态;例：画出钟控 RS 触发器的输出波形(初始为零态) ;0;逻辑符号; 将钟控RS触发器上加一条反馈线; 可由D触发器转换成T触发器 ;电位触发存在的问题：;13.1.3 主从型JK触发器;1;1;0;1;CP;0;0;CP;3. JK触发器的逻辑功能; SD 、 RD为直接置 1、置 0 端，不受时钟控制，触发器工作时应接高电平。;例：上升沿触发的D 触发器工作波形图;13. 1.5 触发器逻辑功能的转换;2. 将JK触发器转换为 T 触发器;3. 将 D 触发器转换为 T′触发器;;13.2.2 寄存器;RD;RD;2 移位寄存器;寄存数码;1;左移寄存器波形图;13.2.3 计数器;1 二进制计数器; 二 进 制 数 Q2 Q1 Q0 ;1;异步二进制加法器工作波形;用D触发器构成三位二进制异步加法器;2). 同步二进制加法计数器; 二 进 制 数 Q2 Q1 Q0