chapter_34ARM指令 嵌入式教材.pptVIP

第2章 ARM指令;第2章 目录;2.1.1 处理器状态;2.1.1 处理器状态;2.1. 2处理器模式;2.1.2 处理器模式;2.1.2 处理器模式;2.1.3 内部寄存器;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;Lable;2.1.3 内部寄存器;2.1.3 内部寄存器;2.1.3 内部寄存器;2.1.3 内部寄存器;寄存器类别;2.1.3 内部寄存器;2.1.3 内部寄存器;2.1.3 内部寄存器;2.1.3 内部寄存器;2.1.3 内部寄存器;寄存器类别;2.1.3 内部寄存器;Thumb状态各模式下的寄存器;Thumb状态下的通用寄存器;Thumb状态下的堆栈指针寄存器（SP）;Thumb状态下的链接寄存器R14（LR）;2.1.3 内部寄存器;Thumb状态寄存器在Arm状态寄存器上的映射;2.1.3 内部寄存器;2.1.3 程序状态寄存器;2.1.3 程序状态寄存器;2.1.3 程序状态寄存器;2.1.3 程序状态寄存器;2.1.3 程序状态寄存器;2.1.3 程序状态寄存器;M[4:0];2.1.3 程序状态寄存器;2.1.4 存储器数据组织;存储器系统有两种映射机制： 小端存储器系统： 在小端格式中，高位数字存放在高位字节中。因此存储器系统字节0连接到数据线7～0。 大端存储器系统： 在大端格式中，高位数字存放在低位字节中。因此存储器系统字节0连接到数据线31～24。 ; 一个基于ARM内核的芯片可以只支持大端模式或小端模式，也可以两者都支持。 在ARM指令集中不包含任何直接选择大小端的指令，但是一个同时支持大小端模式的ARM芯片可以通过硬件配置（一般使用芯片的引脚来配置）来匹配存储器系统所使用的规则。;2.1.4 存储器数据组织;2.1.5 异常;异常入口/出口汇总;2.1.5 异常; 如果异常处理程序已经把返回地址拷贝到堆栈，那么可以使用一条多寄存器传送指令来恢复用户寄存器并实现返回。;2.1.5 异常;2.1.5 异常; ARM7TDMI内核在中断异常时置位中断禁止标志，这样可以防止不受控制的异常嵌套。 注：异常总是在ARM状态中进行处理。当处理器处于Thumb状态时发生了异常，在异常向量地址装入PC时，会自动切换到ARM状态。;当异常结束时，异常处理程序必须： 1.将LR中的值减去偏移量后存入PC，偏移量根据异常的类型而有所不同； 2.将SPSR的值复制回CPSR； 3.清零???入口置位的中断禁止标志。 注：恢复CPSR的动作会将T、F和I位自动恢复为异常发生前的值。;程序A;在异常处理结束后，异常处理程序完成以下动作：; 快速中断请求(FIQ)适用于对一个突发事件的快速响应，这得益于在ARM状态中，快中断模式有8个专用的寄存器可用来满足寄存器保护的需要（这可以加速上下文切换的速度）。 不管异常入口是来自ARM状态还是Thumb状态，FIQ处理程序都会通过执行下面的指令从中断返回： SUBS PC,R14_fiq,#4 在一个特权模式中，可以通过置位CPSR中的F位来禁止FIQ异常。; 中断请求（IRQ）异常是一个由nIRQ输入端的低电平所产生的正常中断（在具体的芯片中，nIRQ由片内外设拉低，nIRQ是内核的一个信号，对用户不可见）。IRQ的优先级低于FIQ。对于FIQ序列它是被屏蔽的。任何时候在一个特权模式下，都可通过置位CPSR中的I 位来禁止IRQ。 不管异常入口是来自ARM状态还是Thumb状态，FIQ处理程序都会通过执行下面的指令从中断返回： SUBS PC,R14_fiq,#4; 中止发生在对存储器的访问不能完成时，中止包含两种类型： 预取中止 发生在指令预取过程中 数据中止 发生在对数据访问时; 当发生预取中止时，ARM7TDMI内核将预取的指令标记为无效，但在指令到达流水线的执行阶段时才进入异常。如果指令在流水线中因为发生分支而没有被执行，中止将不会发生。 在处理中止的原因之后，不管处于哪种处理器操作状态，处理程序都会执行下面的指令恢复PC和CPSR并重试被中止的指令： SUBS PC,R14_abt,#4; 当发生数据中止后，根据产生数据中止的指令类型作出不同的处理：;块数据转移指令（LDM,STM）完成。 当回写被设置时，基址寄存器被更新。在指示出现中止后，ARM7TDMI内核防止所有寄存器被覆