低电压FPGA的供电设计.docVIP

低电压FPGA的供电设计 由于半导体制造工艺的原因，低电压器件的成本比传统5V器件更低，性能更优，加上多数器件的I/O脚可以兼容5v/3.3v TTL电平，可以直接使用在原有系统中，所以各大半导体公司都将3.3v,2.5v等低电压集成电路作为推广重点，如高端的DSP,PLD/FPGA产品已广泛采用3.3v,2.5v甚至1.8v,1.5v供电。 面对低电压芯片的广泛使用，我们不得不重新改造我们的电源系统。 世界大规模集成电路供电发展趋势 ? 那么如何得到3.3v,2.5v等低电压呢？ 通常我们可以采用三种方法： 1． 采用低压差线形稳压芯片（LDO） 线形稳压芯片是一种最简单的电源转换芯片，基本上不要外围元件。但是传统的线形稳压器，如78xx系列都要求输入电压要比输出电压高2v-3v以上，否则不能正常工作，但是5v到3.3v的电压差只有1.7v，所以 78xx系列已经不能够满足3.3v或2.5的电源设计要求。 面对这类需求，许多电源芯片公司推出了Low Dropout Regulator,即：低压差线形稳压器，简称LDO。这种电源芯片的压差只有1.3-0.2伏，可以实现5v转3.3v/2.5v，3.3v转 2.5v/1.8v等要求。 生产LDO的公司很多，常见的有：ALPHA, Linear(LT), Micrel, National semiconductor,TI等 图