可用于高速片上系统异步IP 互连的低摆幅差分接口电路.pdfVIP

中国科学 E 辑 : 信息科学 2008 年 第 38 卷 第 4 期 : 627 ~ 636 SCIENCE IN CHINA PRESS 可用于高速片上系统异步IP 互连的低摆幅 差分接口电路 * 乔飞 , 杨华中, 黄刚, 汪蕙 清华大学电子工程系, 北京 100084 * E-mail: qiaofei@ 收稿日期: 2006-10-18; 接受日期: 2007-01-17 国家重点基础研究发展规划(批准号: G1999032903)、国家杰出青年基金(批准号:和自然科学基金重大科学 计划(批准号:资助项目 摘要 提出一种可用于高速片上系统异步IP 模块互连的低摆幅差分接 关键词 口电路. 此接口电路驱动器通过驱动阵列(driver array)算法进行以降低功 低功耗电路 耗为目标的优化, 接收器采用差分电平触发锁存器(differential level- 低摆幅接口电路 triggered latch, DLTL)结构, 能够正确恢复经过互连线传输的极低摆幅数 差分信号 反相器链驱动电路 字信号. 与同类接口电路比较, 在500 MHz 的信号频率下, 提出的接口电 互连线 路结构可以恢复 50 mV 摆幅的数字信号, 驱动器和接收器消耗更小的能 异步电路 量, 并具有更小的功耗延时积. 电路基于SMIC 0.18 μm 1.8 V 数字CMOS 工艺, 使用 HSPICE 模拟软件进行了验证; 电路流片测试结果表明, 所提 出的DLTL 接口电路可以取得最好的低摆幅信号恢复性能. 随着集成电路制造工艺的提高, 晶体管的几何尺寸不断减小, 单位面积上可集成的晶体 管数不断增加, 因此为提高电路散热性能引入的封装成本不断提高, 电路的稳定性也受到了 很大影响. 同时, 电池供电的无线设备的广泛使用, 使得电路功耗日益成为电路设计的一个重 要约束. 由此促使传统的以面积和性能为目标的二维的集成电路设计方法, 正在向以低功耗、 芯片面积和电路性能为目标的三维设计方法转变. 集成电路的功耗来源主要有动态功耗、静态功耗、短路电流功耗和泄漏电流功耗. 其中动 态功耗占主要部分. 在一定电路性能约束下, 电路某节点的动态功耗P 是该节点负载电 Dynamic 容 C 、电源电压V 和该节点的电压摆幅 V 的函数, 即 L DD Swing 1 P C V V f α , (1) Dynamic L DD Swing 2 627 乔飞等: 可用于高速片上系统异步 IP 互连的