体系结构第5章 节 第7讲.pptVIP

* 存储字长增加为原来的两倍，容量最少也要增加到原来的两倍。 写入复杂：多字纠错。 * 存储字长增加为原来的两倍，容量最少也要增加到原来的两倍。 写入复杂：多字纠错。 * 低位和高位交叉的作用有何不同？ * 低位和高位交叉的作用有何不同？ * 低位和高位交叉的作用有何不同？ * 低位和高位交叉的作用有何不同？ * 低位和高位交叉的作用有何不同？ * 低位和高位交叉的作用有何不同？ * 低位和高位交叉的作用有何不同？ * 性能基本上随着总线宽度和交叉技术的应用程比例增长。 这是一个相对简单直观的例子。 计算机体系结构 计算机体系结构 国家精品课程：计算机体系结构 第五章：存储层次 国防科技大学计算机学院 主讲人： 副教授 第五章 存储层次 5.2　Cache基本知识 5.3 降低Cache失效率的方法 5.4　减少Cache失效开销 5.1　存储器的层次结构 5.5　减少命中时间 5.6　主存 5.7　虚拟存储器 本章内容 存储层次的性价比特征 速度越快，每位价格就越高； 容量越大，每位价格就越低； 容量越大，速度越慢。 5.6 主存 名称 寄存器 Cache 主存 磁盘 典型大小 1KB 16MB 512G 1TB 实现技术 定制多端口存储器，CMOS 片上或片外CMOS SRAM CMOS DRAM 磁介质盘 访问时间（ns） 0.25-0.5 0.5-25 50-250 5,000,000 带宽（MB/s） 50,000-500,000 5000-20,000 2500-10,000 50-500 管理 编译器 硬件 操作系统 操作系统和用户 后备 Cache 主存 磁盘 CD或磁带 主存的主要性能指标：延迟和带宽 以往：Cache主要关心延迟，I/O主要关心带宽 现在：Cache关心两者 5.6 主 存 本节讨论几种提高主存性能的存储器组织技术 在下面的讨论中，以处理Cache失效为开销例来说明各种存储器组织结构的好处。 1. 增加存储器的宽度 5.6.1 存储器组织技术 5.6.1 存储器组织技术 ◆ 缺点： ▲ 增加CPU和存储器之间的连接通路宽度 ▲ CPU和Cache之间有一个多路选择器 ▲ 扩充主存的最小增量增加了相应的倍数 ▲ 写入有可能变得复杂 ◆ 实例：DEC的Alpha Axp21064：256位宽 ◆ 性能分析　(参照前面的假设) 当宽度为4个字时：失效开销＝1×32(周期) 带宽＝0.5(字节/周期) 2. 采用简单的多体交叉存储器 存储系统中采用多个DRAM，利用它们潜在的并行性 5.6.1 存储器组织技术 ◆ 高位交叉与低位交叉编址 5.6.1 存储器组织技术 ◆ 低位交叉编址 5.6.1 存储器组织技术 ◆ 高位交叉编址 5.6.1 存储器组织技术 同时启动 5.6.1 存储器组织技术 分时启动 5.6.1 存储器组织技术 ◆ 存储器的各个体一般是按字交叉的，低位字交叉存 储器非常适合于处理： Cache读失效，写回法Cache中的写回 性能举例：(参照前面的假设) 失效开销＝4＋24＋4×4＝44(周期) 带宽＝0.4(字节/周期) 5.6.1 存储器组织技术 假设某台机器的特性及其Cache的性能为： · 块大小为1个字 · 存储器总线宽度为1个字（32位） · Cache失效率为3 % · 平均每条指令访存1.2次 · Cache失效开销为32个时钟周期(和上面相同) · 平均CPI(忽略Cache失效)为2 试问多体交叉和增加存储器宽度对提高性能各有何 作用？ 例5.14 5.6.1 存储器组织技术 如果当把Cache块大小变为2个字时，失效率降为2%；块大小变为4个字时，失效率降为1%。根据5.6.2小节中给出的访问时间，求在采用2路、4路多体交叉存取以及将存储器和总线宽度增加一倍时，性能分别提高多少？ 解： 在改变前的机器中，Cache块大小为一个字，其CPI为： 2＋(1.2×3%×32)＝3.15 5.6.1 存储器组织技术 当将块大小增加为2个字时，在下面三种情况下的CPI分别为： 32位总线和存储器，不采用多体交叉：  2＋(1.2×2%×2×32)＝3.54 32位总线和存储器，采用多体交叉： 2＋(1.2×2%×(4＋24＋8))＝2.86 性能提高了10% 64位总线和存储器，不采用多体交叉：  2＋(1.2×2%×1×32)＝2