加法器 数值比力器 冒险竞争.pptVIP

基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。 例4.3.7：将BCD的8421码转换为余3码 1、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 2、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。 3、修改逻辑设计 例： * * 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 §4.3.4 加法器 举例：A=1101, B=1001, 计算A+B 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 （1）半加器： 半加运算不考虑从低位来的进位 A---加数;B---被加数;S---本位和;Co---进位。 真值表 1位加法器 逻辑图 逻辑符号 2个输入端 2个输出端 （2）全加器 A---加数；B---被加数；Ci---低位的进位；S---本位和；Co---进位。 逻 辑 状 态 表 相加过程中，既考虑加数、被加数又考虑低位的进位。 课本上采用 圈0的方法 3个输入