微计算机原理(第2版)第五章课后习题答案潘名莲马争丁庆生编著.docVIP

主存储器 5-1 试简述ROM和RAM的区别。 解：ROM和RAM都是半导体存储器。ROM称为只读存储器。存储单元中的信息可一次写入多次读出。当ROM存储器芯片掉电时，存储单元中的信息不会消失。因此又称ROM为固定存储器。RAM称为随机存取存储器。存储单元中的信息可根据需要随时写入或读出。但当RAM存储器芯片掉电时，存储单元中的信息将会消失。因此又称RAM为易失性存储器。 5-2 试简述SRAM和DRAM的区别。 解：SRAM和DRAM都是随机存取存储器。SRAM称为静态随机存取存储器，每一存储单元由6个MOS场效应管够成，相对集成度低。 DRAM称为动态随机存取存储器，每一存储单元由1个MOS场效应管加1个电容构成，相对集成度高。应用中，SRAM较简单，因无电容，不需要电容的外围刷新电路；DRAM较复杂，因有电容，需要电容的外围刷新电路。 5-3 试简述ROM、PROM、EPROM和EEPROM的区别。 解：ROM、PROM、EPROM和EEPROM都是只读存储器，但制造工艺不同应用条件也不同。ROM是掩膜型ROM，存储内容在生产时已经固化，故不能修改；PROM是一次编程型ROM，当第一次写入内容后就不能再修改；EPROM和EEPROM都是多次编程型ROM，即可向存储单元中多次写入新的内容，；两者所不同的是，对原内容的擦除方法不同，EPROM用紫外线光进行擦除而EEPROM用电进行擦除。 5-4 试简述线选法、部分译码法和全译码法的区别。 解： 线选法可用CPU的片选地址线直接控制存储器芯片的片选端，故不需要额外的电子器件；其优点是简单实用，但因每条片选地址线仅能控制某个存储器芯片的片选端，片选地址线的利用率低，并且存储空间不连续，存储空间范围有限。 部分译码法用CPU的片选地址线中的一部分地址线参加译码，用译码输出线控制存储器芯片的片选端。由于要译码，此法需要译码器芯片。由于仅部分片选地址线参加译码，CPU不能对全寻址范围进行寻址，并且每一个存储单元有多个地址值对应，即重叠地址。 全译码法用CPU的片选地址线中的全部地址线参加译码，用译码输出线控制存储器芯片的片选端。由于所有片选地址线都参加译码，CPU可对全寻址范围进行寻址，并且每一个存储单元仅有一个地址值对应，可方便存储系统的扩展。 5-5 试简述译码器的作用。 解：译码器用于存储器片选控制的部分译码法和全译码法，译码器的特点是，若有N位译码输入，则产生2N位的译码输出，并且2N位的输出有效电平中仅有一位为高电平或者低电平，而其余位均为低电平或高电平。输出的2N位有效电平位与输入位的编码有关。常用译码器有1-2译码器、2-4译码器、3-8译码器和4-16译码器。 5-6 试简述SRAM芯片上/CE、/OE、/WE引脚的用途。 解：在SRAM芯片的引脚中，除片内地址线引脚和数据线引脚外，/CE、/OE和/WE引脚的控制在SRAM的应用中非常重要。/CE为SRAM芯片片选控制，低电平有效，有效电平的产生与CPU的片选地址线有关，控制方法有线选法、部分译码法和全译码法。/OE和/WE为SRAM芯片的数据读/写控制，由CPU的读/写控制线控制。对Intel公司的80X86系列CPU，CPU的读/写控制线/RD和/WR与SRAM芯片的读/写控制线/OE和/WE的连接是，/RD接/OE、/WR接/WE。当CPU读操作时，/RD =0且/WR=1,有/OE=0且/WE=1。满足SRAM的读条件。当CPU写操作时，/RD =1且/WR=0,有/OE=1且/WE=0。满足SRAM的写条件 。对MOTOROMA公司的68系列CPU，CPU的读/写控制线仅有一条，即R//W，与SRAM芯片的读/写控制线/OE和/WE的连接是，R//W接/WE，/OE解地。当CPU读操作时，R//W=1，有/WE=1,且/OE=0，满足SRAM的读条件。当CPU写操作时，R//W=0，有/WE=0,且/OE=0，满足SRAM的写条件。 5-7 试简述DRAM芯片上/CAS、/RAS引脚的用途。 解：SRAM和DRAM芯片在片内地址线引脚的设计上有所不同，若存储芯片的容量为2N，SRAM的片内地址线引脚数为N，而DRAM的片内地址线引脚数为N/2。DRAM芯片在片内地址线引脚的应用中采用分时复用的方法，即在/CAS和/RAS引脚加入控制信号，完成N/2的片内行列地址的分时输入。外部刷新电路对DRAM片内存储单元的刷新方式并不是每次仅刷新一个存储单元，而是在/CAS和/RAS的控制下完成一行存储单元的刷新。 5-8 若一些存储器芯片的地址线数量分别为8、10、12、14.存储器芯片对应的存储单元个数为多少？ 解：存储器芯片的存储单元数量与芯片的地址线引脚数量的关系是：M=2N，其中M为存储