EDA，FPGA，CPLD和VHDL语言入门详细图文开发教程.pdf

第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2 HDL 综合器 2.3.3 仿真器 2.3.4 适配器 2.3.5 下载器 2.4 QuartusII 简介 2.5 IP 核简介 【习题】 第 3 章 FPGA/CPLD 结构与应用 3.1 概述 3.1.1 可编程逻辑器件的发展历程 3.1.2 可编程逻辑器件的分类 3.2 简单可编程逻辑器件原理 3.2.1 电路符号表示 3.2.2 PROM 3.2.3 PLA 3.2.4 PAL 3.2.5 GAL 3.3 CPLD 的结构与工作原理 3.4 FPGA 的结构与工作原理 3.4.1 查找表逻辑结构 3.4.2 Cyclone/CycloneII 系列器件的结构与原理 3.5 硬件测试技术 3.5.1 内部逻辑测试 3.5.2 JTAG 边界扫描测试 3.5.3 嵌入式逻辑分析仪 3.6 FPGA/CPLD 产品概述 3.6.1 Lattice 公司CPLD 器件系列 3.6.2 Xilinx 公司的FPGA 和CPLD 器件系列 3.6.3 Altera 公司FPGA 和CPLD 器件系列 3.6.4 Actel 公司的FPGA 器件 3.6.5 Altera 公司的FPGA 配置方式与配置器件 3.7 编程与配置 3.7.1 JTAG 方式的在系统编程 3.7.2 使用PC 并行口配置FPGA 3.7.3 FPGA 专用配置器件 3.7.4 使用单片机配置FPGA 3.7.5 使用CPLD 配置FPGA 【习题】 第 4 章 VHDL 设计初步 4.1 多路选择器的VHDL 描述 4.1.1 2 选 1 多路选择器的VHDL 描述 4.1.2 相关语句结构和语法说明 4.2 寄存器描述及其VHDL 语言现象 4.2.1 D 触发器的VHDL 描述 4.2.2 VHDL 描述的语言现象说明 4.2.3 实现时序电路的VHDL 不同表述 4.2.4 异步时序电路设计 4.3 1 位二进制全加器的VHDL 描述 4.3.1 半加器描述 4.3.2 CASE 语句 4.3.3 全加器描述和例化语句 4.4