第二代PCI xpress测试技巧.docVIP

【設計論壇】 第二代PCI Express測試技巧　 Agilent　 PCI Express (PCIe) 匯流排不再是所有資料都以固定速度傳遞的平行資料匯流排，而是序列、點對點、個別設定時脈的“波道”（lanes）組合，每個波道包含兩對差動資料線路，一對上傳資料，另一對下傳資料。這些波道可以堆疊在一起，以提高I/O系統特定區域，如視訊卡插槽，的頻寬（詳見圖1）。以第二代技術而言，每個波道在每個方向可達5 Gb/s的資料速率。這項技術有一些顯而易見的優點，比如點對點電路可以大幅減少在主機板上繞遞的軌跡數量。PCIe對桌上型PC市場所造成的最大衝擊就在於PCIe x16繪圖卡插槽，這項技術的實作取代了AGP 8x成為繪圖卡製造商的首選平台。　 圖1：主機板結構　 PCIe實體層規格PCIe提升了資料傳輸效率與資料品質。它使用8b/10b編碼，將時脈信號嵌入資料信號。波道數最多可達16個。第一代技術的資料速率是2.5 Gb/s [1]，第二代的速度是第一代的兩倍，並且增加了更多信號完整性需求 [2]，以致對抖動測試產生新的要求。再者它是為了擴頻時脈（SSC）而設計，能減少電磁干擾（EMI）的問題。從規格可以瞭解測試邊限。PCIe晶片組包含發射器（TX）和接收器（RX），它們各自擁有標準 [1, 2] 所定義之不同實體參數。圖2、3、4是第二代技術標準的複製 [2]。 ■特性描述TX資料流的速度為5 Gb/s，相當於200 ps的單位間隔（UI）。資料速率的差異在±300 ppm之間，但不包括SSC，它會以30 kHz的速率增加一個-0.5%的三角形調變。PCIe第二代規格定義了兩個電壓漂動位準：最大漂動與低漂動。最大漂動信令使用解強調（de-emphasis），低漂動則否。究竟發射器必須支援最大漂動、低漂動或同時支援此兩種模式，主要取決於它的使用方式。通常低漂動適用於可接受較短通道的功率敏感（power sensitive）應用。規格中並未明確定義選擇輸出模式的方法，必須視實作而定。 ■RX特性描述PCIe實體系統的另一個部分是RX。同樣地，它的資料速率也是5 Gb/s，亦即200 ps的UI，時序差異在± 300 ppm。TX定義了兩種信令位準，但RX只有一個電壓位準規格，這表示在RX指定的邊限與TX的輸出漂動無關，而且通道的特性必須與TX輸出漂動匹配。通常低漂動輸出所支援的通道，其損耗大約是最大漂動信令所支援通道的一半。認證眼圖測試（Compliance Eye Test）要求輸入信號的差動振幅必須小至120 mV，而時間則必須接近0.4 UI（詳見圖2）。對接收器的動態電壓範圍來說，所需的輸入電壓必須提供Vswing_max /Vswing_min = 5的動態範圍，及小至.6 UI的最小脈衝寬度（詳見圖3）。　 圖2：依據PCIe基本標準 [2]，差動信號的接收器眼圖邊限。　 圖3：接收器的動態電壓範圍　 RX與TX的振幅和時序規格的差異，在於兩個晶片組間的媒體所允許的抖動概算。RX必須能夠解讀因通道符號間干擾（ISI）而造成振幅有明顯差異的輸入。在此以VRX-MAX-MIN-RATIO來表示，求出的值是5（詳見圖3），相當於傳統FR4材料長達25英吋的傳輸線。此外，RX輸入必須容忍高達150 mV的交流峰值共模輸入電壓。第二代接收器的特性是，符合規格 [2] 所定義的一組最差輸入條件之誤碼率（BER）。接收器的規格與易於實作的測試設定相容。直接在接收器的接腳量測是不可能的，因為這類量測同時包含了入射與反射信號成分。在量測參考負載時調整接收器參數，使其符合最差規格的邊限，然後以待測接收器來取代負載，這個問題便能獲得解決。只要兩個步驟就能準確調整接收器的測試環境，並從最差的邊際條件設定中將接收器的電子寄生去耦。開發RX的規格邊限時，在參考負載所測得的信號與接收器裝置焊墊所需的信號間容許有信號衰減。設計RX矽晶片和封裝的廠商必須留意封裝-矽晶片的交互作用，以保證裝置焊墊的信號位準能產生夠好的BER。　 圖4：根據 [2] 所做的接收器測試設定（並非真正的實作）　 PCIe測試的基本概念PCIe總共包含三層：由下而上分別是“實體層”、“數據鏈路層”和“交易層”。每一層都必須透過適當的儀器來進行驗證。以實體層而言，通常需要使用碼型產生器和錯誤偵測器，配合示波器來檢查正確的誤碼率（BER）和信號完整性。邏輯分析儀可用來驗證數據鏈路層，也可執行編碼除錯。協定分析儀和模擬器則用來驗證交易層。■PCIe實體層環境與測試設定PCIe實體層有兩種測試方法，第一種是主機板測試，另一種是內插卡測試（詳見圖5）。主機板測試著重於主機板上的北橋或南橋晶片組，必須使用像