第八章 ARM7学习板核心模块设计.ppt

电子科技大学嵌入式软件工程中心 嵌入式微处理器系统及应用 第八章 ARM7学习板核心模块的设计 主要内容 微处理器部分的设计 SDRAM部分的设计 BOOT FLASH部分的设计 8.1 微处理器部分的设计 设计要点 微处理器总线接口设计 微处理器时钟电路设计 微处理器复位电路设计 微处理器JTAG调试接口电路设计 微处理器特殊引脚配置电路设计 微处理器电源引脚退耦电路设计 8.1.1设计要点 高速的周期性信号： 32位嵌入式微处理器中的很多信号都是周期性的高速率信号，在设计中要考虑到信号的完整性，这对于提高系统的整体稳定性有很大的作用。信号完整性设计有多种方法，最简单的方法就是在信号线中串接阻尼电阻。 时钟频率信号： 随着嵌入式微处理器工作的频率越来越高，其外部提供的时钟信号频率相应的也越来越高。在设计中不仅要考虑信号完整性的问题，还要保证时钟信号的正常起振，减少其他信号对时钟信号的干扰。 8.1.1 设计要点 电源供电引脚： 基本的处理方法是在每个电源引脚上都对地并联一个0.01uf～0.1uf的滤波退耦电容，以保证供电引脚上的电源纹波尽可能地小，使芯片工作稳定。如果芯片上同时集成了模拟电路和数字电路，那么对于这两个部分电路的供电还需要做进一步的电源滤波处理，比较简单的就是加上∏型滤波或者RC滤波电路。 特殊配置信号： 在高端的32位微处理器芯片中，往往集成了大量的扩展功能，有些功能在芯片上电的时候就需要选择其初始工作状态。在芯片中往往提供了一些上电初始配置引脚，来选择芯片的初始工作状态。在设计的时候，要正确设置这些引脚，以免当最后的实物做好之后，系统硬件不能正常工作。 8.1.2微处理器总线接口设计 一般来讲，如果在最终的PCB走线上，总线走线很短，并且PCB有独立的铺地层，那么总线不用考虑阻抗匹配。 否则，在设计的时候最好要注意阻抗匹配，其最简单的方法莫过于在每一个总线信号上串接一个阻尼电阻用来进行阻抗匹配。 总线匹配电阻一般设计成50欧姆或者60欧姆。 8.1.3微处理器时钟电路设计 时钟信号 分为有源晶振和无源晶振。 有源晶振稳定，价格高，需要提供工作电源。 无源晶振电路需要辅助器件，价格便宜，不需要额外提供工作电源电压。 图一为基本电路，图二在晶振的两个引脚之间加了一个并联电阻，可以提高系统上电的时候时钟信号的起震，电阻一般在1M以上。 8.1.4微处理器复位电路设计 保证系统上电后稳定工作。 在早期有很多阻容器件搭建的复位电路，主要原因是那时候芯片较贵，成本高；现在在系统设计中基本使用专用的服务芯片，能保证系统稳定可靠的服务。 在设计中，服务芯片的供电引脚要加退耦电容，以保证芯片的工作可靠。 在PCB设计中，要注意复位芯片不要离微处理器太远，以免复位信号受到干扰不稳定。 8.1.4微处理器复位电路设计 引脚号 引脚名称 说明 1 GND 地 2 RESET 复位输出信号，复位时输出低电平 3 MR 手动复位输入信号，低电平有效 4 VCC 电源 8.1.5微处理器JTAG调试接口电路设计 16/32位的ARM微处理器都有一个JTAG调试接口，其目的是为了方便软件调试。其接口信号顺序有一定的标准，分为14引脚和20引脚两种。 8.1.6微处理器特殊引脚配置电路设计 在微处理器中有一些特殊的引脚，其作用是对微处理器做一个上电复位设置：例如时钟源选择、总线宽度、微处理器时钟频率等。目前在很多ARM处理器中都有类似的配置引脚，在做硬件设计的时候要特别留意，从而使硬件能按照预想正常工作。 引脚 功能设置 说明 D15 内部系统时钟选择 0 — 系统时钟由外部晶振信号提供 1 — 系统时钟由内部的PLL提供 该引脚内部有上拉电阻。 D14 大小端模式选择 0 — 外部数据模式为大端模式 1 — 外部数据模式为小端模式 该引脚内部有上拉电阻。 D[13:12] 启动程序存储器的数据总线宽度选择 这2个引脚的设置有四种组合： 00 — 数据总线宽度为8位 01 — 数据总线宽度为16位 10 — 数据总线宽度为32位 11 — 保留 该组引脚内部有上拉电阻。 8.1.6微处理器特殊引脚配置电路设计 如图所示，电阻R1、R2表示不需要焊接，电阻R27把数据线下拉为低电平。由上表可以分析出在本例中，微处理器的启动模式设置为： 1）系统时钟由PLL提供； 2）外部数据模式为小端模式； 3）程序存储器的数据总线宽度为16位。 8.1.7微处理器电源引脚退耦电路设计 作为高速器件的微处理器，每个电源引脚都要有一个0.01uF～0.1uF的退耦电容，这是保证微处理器稳定工作的一个基本条件。 主要内容 微处理器部分的设计 SDRAM部分的设计 BOOT FLASH部分的设计 8.2.1设计要点 选择SDRAM器件型号