Verilog HDL数字集成电路设计原理与应用 教学课件 作者 蔡觉平_ 第章.pdfVIP

第1章 Verilog HDL 数字集成电路 设计方法概述 1.1 数字集成电路的发展和设计方法的演变  1.2 硬件描述语言 1.3 Verilog HDL的发展和国际标准 1.4 Verilog HDL和VHDL 1.5 Verilog HDL在数字集成电路设计中的优点 1.6 功能模块的可重用性 1.7 IP核和知识产权保护 1 1.8 Verilog HDL在数字集成电路设计流程中的 作用  本章小结 　　 1.1 数字集成电路的发展和设 计方法的演变 　　从20世纪60年代开始，数字集成电路的工艺、制造和 设计技术飞速发展，数字集成电路从最早的真空管和电子 管电路，发展到以硅基半导体为主的集成电路。集成电路 的规模从开始的几十个逻辑门的小规模集成电路(Small 2 Scale Integrated，SSI)发展到单芯片数千万个逻辑门的极大 规模集成电路(Ultra Large Scale Integrated, ULSI)，单芯片 可以集成几十亿只晶体管(见图1.1-1)。 集成电路设计单元从起初的分立元件发展到IP复用；系统 级别由早期的印刷版系统发展到当下最为流行的片上系统 (System on Chip ，SoC)；采用的65 nm和45 nm工艺技术已 成熟，并迅速向更小尺寸的产品方向发展；功能方面也从 开始的简单布尔逻辑运算发展到可以每秒处理数十亿次计 算的复杂运算，使数字集成电路在计算机、通信、图像等 领域得到了广泛应用。 3 　　 4 　　图1.1-1 数字集成电路复杂度趋势 　　集成电路工艺制造水平的提高和芯片规模的扩大，使 芯片的设计方法和设计技术发生了很大的变化，如图1.1-2 所示。早期的数字系统大多采用搭积木式的原理图设计方 法，通过一些固定功能的器件加上一定的外围电路构成模 块，再由这些模块进一步形成功能电路。这种设计方式的 灵活性差，只适合于中小规模的集成电路，当电路和模块 的规模增大时，设计效率会降低。 5 　　 6 　　图1.1-2 数字集成电路设计方法的演变 　　集成电路的发展可分为三个主要阶段。20世纪70年代 (第一次变革时期) ，是以加工制造为主导的IC(Integrated Circuit)产业发展的初级阶段，主流产品是简单微处理器 (Micro Processor Unit，MPU) 、存储器以及标准通用逻辑 电路。这一时期，IC整合元件厂(Integrated Device Manufacturer ，IDM)在IC市场中充当主要角色，设计只作 为附属部门而存在。芯片设计和半导体工艺密切相关，设 计主要以人工为主，计算机辅助设计(Computer Aided 7 Design, CAD)系统仅作为数据处理和图形编程之用。 　　20世纪80年代(第二次变革时期)是标准工艺加工线 (Foundry)公司与IC设计公司共同发展的阶段，主流产品是 MPU 、微控制器(Micro Control Unit，MCU)及专用 IC(Application-Specific IC ，ASIC) 。这时，Foundry和IC设 计公司相结合的方式开始成为集成电路产业发展的新模式。 这一时期，IC产业开始进入以客户为导向的阶段。首先， 标准化功能的IC 已难以满足整机客户对系统成本、可靠性 等的要求；其次，由于小尺寸加工技术的进步，软件的硬 8 件化已成为可能，超大规模集成电路(Very Large Scale Integrated ，VLSI)开始成为主流