直接数字合成技术(DDS)原理.ppt

8.４ 直接数字合成技术 １ DDS组成原理 直接数字合成（Direct Digital Synthesis）的基本原理是基于取样技术和计算技术，通过数字合成来生成频率和相位对于固定的参考频率可调的信号。 DDS的实现原理如下图所示 2 相位累加器原理 当改变地址计数器计数步进值（即以值M来进行累加），同样可以改变每周期采样点数，从而实现输出频率的改变 。地址计数器步进值改变可以通过相位累加法来实现 为便于理解，可以将正弦波波形看作一个矢量沿相位圆转动，相位圆对应正弦波一个周期的波形。波形中的每个采样点对应相位圆上的一个相位点。 设相位累加器位数为N，频率控制字为M，参考时钟频率为fc，则DDS输出频率为： 8.４.2　DDS频率合成信号源 1 单片集成化的DDS信号源 2 基于可编程芯片的DDS频率合成信号源 单片集成的DDS芯片合成信号波形的种类较少，灵活性较差，不便于任意波发生器等场合的应用。基于可编程芯片实现的DDS信号合成可具有更大的灵活性。 3 DSS/PLL组合的频率合成信号源 DDS与PLL组合的合成信号源可以有多种形式，下图是一种环外混频式DDS/PLL频率合成的原理。 电子测量原理 第*页 8.４.１　直接数字合成基本原理 　设取样时钟频率为，正弦波每一周期由Ｎ个取样点构成，则该正弦波的频率为： 地址计数器 （÷N） 正弦波ROM 存储器 D/A LPF fc fo DDS组成原理 输出信号频率fo: 取决于两个因数：⑴参考时钟频率；⑵ROM中存储的正弦波； 如果地址计数器以步进M（M=1)进行累加，则可在fc和ROM数据不变的情况下改变输出频率，此时fo为： 相位 锁存器 频率控制字 M 相位累加器 fr 波形存储 RAM D/A转换 LPF fo 24～48位 14～16位 相位累加器原理 步进 点数 256 4096 65536 10485764294967296 281474976710656 N 8 12 16 20 24 32 48 数字相位圆 截断误差：一般舍去N的低位，只取N的高A位（如高16位）作为存储器地址，使得相位的低位被截断（即相位截尾）。当相位值变化小于1/2A时，波形幅值并不会发生变化，但输出频率的分辨率并不会降低，由于地址截断而引起的幅值误差，称为截断误差。 实际应用中一般取1≤M≤(N-2) 输出 输出 串/并选择 6位地址或串行编程 8位并行数据 FSK/BPSK/HOLD数据输入 4×～20×参考时钟倍乘 频率累加器 相位偏移及调制 + 相位累加器 相位转换器 300MHzDDS 参考时钟 滤波 器 滤波 器 12位D/A M/ DAC复位 12位D/A 频率控制字/相位字启停逻辑 I/O 更新 读写 可编程寄存器 48位频率控制字 14位相位偏移/调制 I/O端口缓冲 12位 AM调制 比较器 模拟输入 时钟输出 AD9854 DDS结构 + - 相位累加器 参考 时钟 相位 调制器 D/A转换 滤波 CPU 接口 输出 频率控制字 波形 存储器 SRAM 基于可编程芯片的DDS频率合成信号源 PD LPF VCO ÷K DDS 混频器 带通滤波 fr fc fo DDS/PLL混频式频率合成原理 fP fD 基准信号源 此时输出频率为：