《EDA技术知识及应用》数字电路EDA实验.ppt

  1. 1、本文档共29页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《EDA技术知识及应用》数字电路EDA实验.ppt

长春理工大学 电工电子实验教学中心 404 EDA实验室 数字电路EDA实验 2018-5-25 2 数字电路EDA实验是电子信息工程学院各个专业的一门必修课,它是一门实践性很强的课程,是实践教学中不可缺少的重要教学环节。 EDA实验使学生了解通过软件仿真的方法可以高效的完成硬件电路设计的计算机技术,初步掌握自顶向下的设计方法、EDA设计流程等,会用原理图输入和硬件描述语言VHDL设计逻辑电路。 实验目的和基本要求 2018-5-25 3 微型计算机45台 实验设备 2018-5-25 4 1、用门电路设计3人表决器电路,2人或2人以上同意表决通过,否则不通过,设输入变量A,B,C,参加表决者3人,同意为1,不同意为0,输出变量F,通过为1,不通过为0。 一:实验目的 实验一:三人表决器设计 二:实验内容 熟悉利用MAX+plusII的原理图输入方法设计简单组合电路,初步了解相关EDA软件,通过三人表决器的设计掌握利用EDA软件进行数字电路设计的详细流程。 2018-5-25 5 2、利用MAX+plusⅡ软件设计数字电路的流程,原理图输 入法完成3人表决器电路设计,目标器件选择及编译、时 序仿真和引脚锁定等。 三、实验结果 1、原理图输入电路 2018-5-25 8 1、使用VHDL的case语句,设计七段译码器的程序,并完成文本输入、编译、仿真。 2、用文本输入法设计带使能控制端的3/8译码器和 4/16译码器,并完成文本输入、编译、仿真。 一:实验目的 实验二:组合逻辑模块设计 二:实验内容 熟悉MAX+plusII的VHDL或VerilogHDL文本设计全过程,掌握简单组合逻辑电路的VHDL描述,文本输入设计和仿真,并进一步掌握译码器的工作原理。 2018-5-25 9 三、实验结果 module m0000001(a,b,c,g1,g2an,g2bn,y); input a,b,c,g1,g2an,g2bn; output[7:0]y; reg[7:0]y; wire[2:0]in; assign in={a,b,c}; always @(in or g1 or g2an or g2bn) begin if(!g1) y=8hff; else if (g2an | g2bn) y=8hff; else 1、 3/8译码器部分VHDL程序 case(in) 3d0:y=8 3d1:y=8 3d2:y=8 3d3:y=8 3d4:y=8 3d5:y=8 3d6:y=8 3d7:y=8 default:y=8bx; endcase end endmodule 2018-5-25 10 module decode7n(disp_data,outdata); input[3:0] disp_data; output[7:0] outdata; reg[7:0] outdata; always @(disp_data) begin case (disp_data) 4h0: outdata = 8hc0; //显示0 4h1: outdata = 8hf9; //显示1 4h2: outdata = 8ha4; //显示2 4h3: outdata= 8hb0; //显示3 4h5: outdata = 8h92; //显示5 4h6: outdata = 8h82; //显示6 4/16译码器部分VHDL程序 4h7: outdata = 8hf8; //显示7 4h8: outdata = 8h80; //显示8 4h9: outdata = 8h90; //显示9 4ha: outdata = 8h88; //显示a 4hb: outdata = 8h83; //显示b 4hc: outdata = 8hc6; //显示c 4hd: outdata = 8ha1; //显示d 4he: outdata = 8h86; //显示e 4hf: outdata = 8h8e; //显示f endcase end endmodule 2018-5-25 11 2、仿真波形 20

文档评论(0)

youngyu0329 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档