数字电路与逻辑的设计第5章时序逻辑电路.pptVIP

第5章时序逻辑电路;;5.1时序逻辑电路的组成;图5-1时序逻辑电路的组成框图 　　　根据图5-1，可以列出以下3个逻辑方程组： ;（5-1） （5-2） （5-3）;5.2.1同步时序逻辑电路的分析方法;　　　分析同步时逻辑电路的一般步骤如下。;5.2.2时序逻辑电路的一般分析方法;1.状态转移表 　　　状态转移表又称状态转移真值表，它反映了时序逻辑电路的输出Y、次态Qn+1与其输入X、初态Qn的对应关系，状态转换表可由逻辑表达式获得。 2.状态转移图 　　　状态转移图又称状态图，是状态转移表的图形表示，它反映了时序逻辑电路状态的转换与输入、输出取值的规律。 ;3.时序图 　　　时序图又称波形图，是电路在时钟脉冲CP的作用下，电路的状态、输出随时间变化的波形。应用时序图，便于通过实验的方法检查时序逻辑电路的逻辑功能。 4.时序电路的一般分析步骤;5.2.3异步时序逻辑电路的分析方法;5.3寄存器;　　　具有接收、暂存和传送二进制数码功能的逻辑部件，称为寄存器。它被广泛地用于各类数字系统和数字计算机中，所以已经将其做成了系列产品，供用户选择。具有记忆功能的触发器可以寄存数码。由于1个触发器可存放1位二进制代码，因此存放n位代码就需要n个触发器。 　　　寄存器按功能不同，可分为数码寄存器和移位寄存器两种。 ;5.3.1数码寄存器;;　　　例如，要存入数码1011，则寄存器的输入端D3D2D1D0应置为1011，当CP上升沿出现时，寄存器的输出端Q3Q2Q1Q0就变为1011，于是这四位二进制数码便同时存入四个触发器中；当外部电路需要这组数据时，可从Q3，Q2，Q1，Q0端读出。 　　　在下一个寄存指令到达之前，数码一直保存在寄存器中，故它又称为“锁存器”。;;;表5-2　74LS175的状态转换表;5.3.2移位寄存器;　　　根据移位方向可分为单向移位寄存器和双向移位寄存器两种；根据接收数据的方式可分为串行输入和并行输入两种；根据输出方式可分为串行输出和并行输出。 　　　所谓串行输入，是指将数码从一个输入端逐位输入到寄存器中，而串行输出是指数码在末位输出端逐位出现。 ;1.单向移位寄存器 　　　单向移位寄存器，是指数码仅能作单一方向移动的寄存器。可分为左移寄存器和右移寄存器。如图5-8所示是由D触发器组成的4位串行输入、串并行输出的左移寄存器。 ;;;;　　　假设各触发器的初始状态都为0，若要寄存数码1011，则可由D0端输入一组与CP同步的串行数码1011，则4位左移寄存器的状态表如表5-3所示。 表5-3　4位左移寄存器的状态表 ;;;2.双向移位寄存器 　　　如图5-10所示为用边沿D触发器组成的一种4位双向移位寄存器。;;3.集成移位寄存器 　　　这里主要介绍比较典型的4位双向移位寄存器74LS195。74LS194由四个RS 触发器及它们的输入控制电路组成。 　　　图5-11是74LS194的图形符号和引脚排列图，在其控制端加不同的电平，可实现左移、右移、并行置数、保持存数和清零等多种功能。 ;;　　　其中A、B、C、D为并行数据输入端，DSL、DSR分别为左移和右移串行数据输入端，CP为移位脉冲输入端，Rd为异步清零端。QA、QB、QC、QD为并行数据输出端，S1、S0为工作方式控制端。 　　　表5-4是74LS194的功能表。当Rd=1，CP上升沿来到时，电路才可能按S1、S0设置的方式执行移位或置数操作。 ;当S1=0、S0=0时，移位寄存器工作在保持 状态。 当S1=0、S0=1时，移位寄存器工作在右移 状态。 当S1=1、S0=0时，移位寄存器工作在左移 状态。 当S1=1、S0=1时，移位寄存器工作在并行 输入数据状态。 ;;5.3.3应用举例;　　　如图5-12所示就是用两片74LS194接成8位双向移位寄存器的连接方法。;2.移位寄存器型计数器 　　　如果将移位寄存器的输出经过一定的反馈逻辑电路接回到它的串行输入端，那么在时钟信号的作用下电路的状态将按照一定的顺序循环变化，我们把这种电路称为移位寄存器型计数器。移位寄存器型计数器有环形和扭环形两种。图5-13是用74LS194构成的4位环形计数器。 ;图5-13　不能自启动的4位环形计数器 　　　图5-13所示的4位环形计数器设计非常简单，但是该电路不能自启动;　　　对其进行改进可得到图5-15(a)所示的能自启动的4位环形计数器。图5-15(b)是用74LS194构成的能自启动的4位扭环形计数器。;3.脉冲序列发生器的设计 　　　在数字系统中，常常要求系统按照规定的时间顺序进行一系列的操作，这就要求系统的控制部分能给出在时间上有一定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号。 　　　这种能产生顺序脉冲信号的电路，称为脉冲序列发生器。;