指针寄存器和变址寄存器.PPT

分时复用地址/数据总线：AD15~AD0（引脚39,2-16，16根） 传送地址时：单向，三态输出 传送数据时：双向，三态输入输出 T1状态：输出要寻址的存储器或I/O端口地址； T2状态：浮置成高阻状态，为传输数据作准备； T3状态：用于传输数据； T4状态：结束总线周期。 通过分时复用利用40条引脚实现20位地址、16位数据及众多控制信号和状态信号的传输。 8086CPU引脚特性 分时复用地址/状态总线：A19/S6~A16/S3（引脚35-38，4根） 输出，三态。 T1状态：输出地址的最高4位；T2~T4状态：输出状态信息。 访问存储器：T1状态时输出的A19~A16送到锁存器(8282)锁存，与AD15~AD0组成20位的地址信号； 访问I/O端口：不使用这4条引线，A19~A16=0。 S6为0，8086当前与总线相连。 S5表明中断允许标志位IF的当前设置。 S4和S3指示当前正在使用哪个段寄存器。 8086CPU引脚特性 电源线和地线：3根 1个电源线Vcc(引脚40)：输入电压 +5V?10% 2个地线GND(引脚1,20)：均接地 8086CPU引脚特性 控制总线：8根 (引脚34)：高8位数据总线允许/状态复用 三态，输出 在总线周期的T1状态时输出，S7在T2～T4时输出。 8086中，当 引脚上输出 信号时，表示总线高8位AD15~AD8上的数据有效，存储体奇库选择控制。 S7在8086中未被赋予定义。 8086CPU引脚特性 (引脚32) ：读控制，三态，输出，低有效 = 0时，CPU将执行对M或I/O端口的读操作。 对内存单元还是对I/O端口读取数据，取决于 (8086)或 (8088)信号。 在一个读操作的总线周期中， 信号在T2、T3和Tw状态均为低电平，以保证CPU读有效。 8086CPU引脚特性 (引脚22) ：“准备好”信号，输入，高有效 由所寻址的M或端口发出 READY=1时，表示所寻址的M或I/O设备已准备就绪，马上可进行一次数据传输。 CPU在每个总线周期的T3状态开始对READY信号采样。 READY=0，表示M或I/O设备尚未准备好，则CPU在T3状态之后自动插入一个或几个等待状态Tw，直到READY 变为高电平，进入T4状态，完成数据传送过程。 8086CPU引脚特性 (引脚23) ：等待测试信号，输入，低有效 当CPU执行WAIT指令时，进入空转等待状态，且每隔5个时钟周期对该线的输入进行一次测试； 若 =1时，CPU将停止取下条指令而继续处于等待状态，重复执行WAIT指令，直至 =0时，等待状态结束，CPU才继续往下执行被暂停的指令。 8086CPU引脚特性 (引脚18)：可屏蔽中断请求，输入，高有效 INTR=1时，表示外设提出了中断请求，8086/8088在每个指令周期的最后一个T状态去采样此信号。 若IF=1，CPU响应中断，停止执行当前的指令序列，并转去执行中断服务程序。 8086CPU引脚特性 (引脚17)：非屏蔽中断请求，输入，上升沿触发 此请求不受IF状态的影响，也不能用软件屏蔽，只要此信号一出现，CPU就会在现行指令结束后引起中断。 8086CPU引脚特性 与8284A（时钟发生/驱动器）的复位输出端相连; (引脚21)：复位信号，输入，高有效 8086 要求复位脉冲宽度不得小于4个时钟周期，而初次接通电源时所引起的复位，则要求维持的高电平不能小于50μs； 复位后，CPU的主程序流程恢复到启动时的循环待命初始状态 。 8086CPU引脚特性 (引脚19) ：系统时钟，输入 通常与8284A时钟发生器的时钟输出端CLK相连，该时钟信号的低/高之比常采用2:1 (占空度为1/3)。 8086CPU引脚特性 其它控制线(引脚24-31)：8个 ，8086工作于最小方式， 全部控制信号由CPU本身提供； ，8086工作于最大方式， 控制信号由8288总线控制器提供。 这些控制线的性能，根据方式控制线(引脚33) 所处状态而定。 8086CPU引脚特性 条件 特点 应用 最小工作模式： 控制线 MN//MX = H 最大