第五章 低级建模封装,接口设计.pdfVIP

第五章：低级建模-封装（接口设计） 第五章：低级建模-封装（接口设计） 第第五五章章：：低低级级建建模模--封封装装（（接接口口设设计计）） 在这章开始，笔记不再讨论“低级建模”相关的基础了，在前几章笔记已经说过，“低 级建模”为“后期准备”的影响力是可大可小。在这里我们先讨论这样一个话题： 一层高楼，我们必须从地基开始建起。第一楼的“地基”必须稳固，而且结构必须良好。 不然的话，第二楼的建筑工作就有困难。 VerilogHDL 语言的建模就是这样一回事，早期的模块建模，我们只是针对每一个硬件 资源，建立一个“基础”而已。这个“基础”虽然可以调用，但是却不是真正的完成品。 然而每一个“基础”的最后工程就是所谓的“封装”。 “封装”的定义可以是很多，但是笔者把它看为是“建模的最后工程”。我们知道每一 个建筑物都需要地基，但是完成地基不代表完成建筑。 5.1 实验十四 - 独立按键封装 5.1 实验十四 - 独立按键封装 55..11 实实验验十十四四 -- 独独立立按按键键封封装装 请回忆一下，在实验三和实验四是我们不是建立了“按键消抖”的功能模块。估计读者 们在早期可能会误会“就这样简单？实验就完了？”。实验三和实验四就宛如“按键的 地基”而已，因为“消抖功能”对按键来说是必须拥有的。但是在实验三和实验四却没 有针对黑金开发板上的“按键资源”，执行所谓“竣工”意义上的建模。 在针对某一个硬件资源的封装之前，不同的硬件资源都有不同的考虑。如黑金开发板上 的5个独立按键，如果我要为它们封装的话，我们必须考虑什么？ （一）按键的功能 - 按键按下消抖，按键按下产生高脉冲，按键释放消抖。 （二）按键的数目 -5个按键资源。 然而实验四的debounce_module2.v符合如上的功能，那么我们只要基于该模块，执行5 次的的实例化再组合以后，就会完成“针对黑金开发板的独立按键”封装工作。 上图是基于实验四 debounce_module2.v 经过5次实例化后，再以 key_interface.v 组合 模块执行封装而成的“按键接口”。 key_interface.v key_interface.v kkeeyy__iinntteerrffaaccee..vv key_interface.v 的源码如下： 上面代码就是利用实验四的debounce_module2.v 多次实例化的结果。 Key_In[4..0] 和 Key_Out[4..0] 位分配的如下。 按键资源 Key_In[4..0] Key_Out[4..0] ↑上 Key_In[4] Key_Out[4] ↓下 Key_In[3] Key_Out[3] ←左 Key_In[2] Key_Out[2] →右 Key_In[1] Key_Out[1] ·中 Key_In[0] Key_Out[0] 实验十四演示： 实验十四演示： 实实验验十十四四演演示示：： 5 PWM 实验十四演示，是利用 位按键分别去调制“可调 模块”。我们知道按键接口的 作用，就是除了按键消抖以外，每当按下某一个按钮，某一个输出就是输出一个高脉冲。 在这个演示中，最陌生应该是 optional_pwm_module.v 这个模块吧。 “可调PWM模块”笔者在初期的笔记打算加入的，但是考虑到初期的问题，才延后到 这里。PWM 实验对于VerilogHDL 语言来说是一个经典的实验。那么什么是PWM，我 们来简单认识一下： 1k频率： T=1/f=1