无线SoC 的信号完整性分析.pdfVIP

无线SoC 的信号完整性分析 作者：Francois Clément 摘要 廉价消费类无线设备日益增多的功能要求更高的集成度。大型数字 IP ，如微处理器、数字 信号处理器(DSP)或加密引擎，需要与“ 电源控制、数据转换”等模拟模块和“LNA、VCO 、混 频器”等射频(RF)模块整合在一起。 关键词：SoC，信号完整，DSP ，微处理器 廉价消费类无线设备日益增多的功能要求更高的集成度。大型数字 IP ，如微处理器、数字 信号处理器(DSP)或加密引擎，需要与“ 电源控制、数据转换”等模拟模块和“LNA、VCO 、混 频器”等射频(RF)模块整合在一起。前者作为入侵源，会产生大量干扰噪声，并散布到整个 系统中，最终降低那些最敏感电路(受害者) 的操作性能。 整个电气信号完整性(ESI)机制是相当复杂的，它通过电压降、串话和时延影响数字电路工 作，同时也会影响模拟电路和射频电路性能。至于后者，影响会更复杂，因为非常小的噪声 电平会随时产生戏剧性的影响，而且不仅是伴随在像数字领域中发生的特殊信号转换旁。 总之，影响模拟和射频电路的噪声是由高频运行大电子信号的电路引起的。这些入侵者可以 是从电源吸取大量电流的数字、模拟或射频电路的任何组合，由于各种物理互连和封装寄生 效应的存在而导致相当大的电源反弹。如图1 所示，这些寄生效应也能防止悉数收集来自入 侵者到片外电路的所有噪声，剩余噪声将通过衬底、互连和封装参数进行传播。噪声注入会 发生在各种传导机制上，如衬底偏置连接、来自源-漏结点的电容或金属电容以及完好衬底 结点。通过整个系统散布的噪声在通过从互连与封装耦合至RLC 寄生效应的RC 衬底发送 时可以得到进一步滤波。 在应对ESI 对模拟和射频受害者影响的所有挑战中，噪声产生和注入的建模难度最大。关键 是要同时在时域和频域收集许多电源和衬底电流。图2 给出了一个最简单的可能单元例子： CMOS 缓冲器。这里得到的结果是一套具体的输入偏移率和输出负载条件。在实际应用中 需要在各种操作设置情况下对标准库中每个单元的所有系列品种进行建模。 一方面，目前主流EDA 流程(如ECSM) 中提供的现成噪声模型只能处理时域中的电源噪声。 另一方面，最近考虑模拟/射频影响的公开评论都集中在衬底噪声建模，但并不兼容商用软 件的要求。 另外，互连并非主导因素，只是串话媒介，与纯数字应用是不同的。从图3 在各种衬底类型 情况下做的噪声传播仿真可以看出，对模拟和射频应用而言，在 1GHz 以上通过互连和封装 的容性和感性耦合相当重要。 另外，干扰噪声对模拟和射频受害者的影响不只局限于时延，还有从不良偏置到全部性能参 数劣化的各种可能，例如LNA 噪声指数、VCO 上的相位噪声和尖脉冲等，它们要求在时域 和频域都建立噪声模型。 衬底、互连和封装寄生效应的影响分别取决于采用的制造技术、与所用标准单元相关的设计 风格以及系统目标要求，因此更是增加了复杂性。目前为止只有一个专用软件平台有助于高 效地解决ESI 问题，它能在设计流程中尽早发现系统弱点，并确定最合适的解决方案。 用于ESI 分析的EDA 解决方案 现对ESI 方面的EDA 解决方案的高级别要求总结如下：1)能够建模任何硅片和封装制造技 术；2)能对标准单元库进行预表征；3)从早期底层规划到最终版图验证能够统一建模技术以 处理复杂IP 和整个系统；4)无缝集成进大多数流行的设计流程。 对此，Coupling Wave Solutions(CWS)公司的答案是称为WaveIntegrityTM 的软件平台。如图 4 所示，组成这个平台的所有四款工具都是基于公共抽取和分析引擎。专用于表征制造数据 的WaveMapperTM 可以抽取必要的参数以精确地建模衬底和互连寄生效应。 WaveLibrarian 能够自动处理标准单元、内核和 I/O 单元库并产生紧凑的私有模型，同时将 ESI 增加到现有的单元描述集中。WaveModeler 是一种IP 模块建模工具，允许IP 提供商在 不透露他们知识产权的核心内容情况下交流ESI 参数。 WaveAnalyst 是一款调查解决方案，有助于设计师在从RTL 到最终版图验证的整个过程中分 析和增强复杂系统和IP 模块的鲁棒性。 数据准备 为了提高性能和容量，设计师应该使用WaveMapper 和WaveLibrarian 收集那些驱动噪声注 入和传播的最重要特征参数。每个过程都要运行WaveMapper 一次，以便抽取2.5D 抽取引 擎必需的衬底和互连特征参数。除了这种预处理能显著加快抽取速度外，技术映射图还能更 好地保护对商用非常敏感的代工厂 I