电工电子综合实验II,数字计时器的设计.docVIP

目　　　录 设计要求………………………………………………２ 各元件引脚布局图及逻辑功能………………………４ 各单元设计方法、过程、逻辑图…………………１３ 完整计时器电路图…………………………………１９ 参考资料……………………………………………２１ 电工电子综合实验II ——数字计时器的设计 I、设计要求 实验目的： 掌握常见集成电路工作原理和使用方法。 学会单元电路设计与组合方法。 实验要求： 实现00分00秒～59分59秒数字计时器。 实验内容： 设计实现信号源电路（f1=1Hz,f2=2Hz,f3=500Hz,f4=1KHz）。 设计实现00分00秒～59分59秒数字计时器（计数、译码、显示）。 设计实现快速校分电路（K1，2Hz,校分时秒停止，含防抖动功能）。 设计实现可在任意时刻复位（K2）。 设计实现整点报时电路（59分53秒、59分55秒、59分57秒【三低～f3】,59分59秒【一高～f4】）。 整体完成00分00秒～59分59秒数字计时器电路。 实验器材： 集成电路： NE555 一片 (多谐振荡) CD4040 一片 （分频） CD4518 两片 （8421BCD码十进制计数器） CD4511 四片 （译码） 74LS00 三片 （与非） 74LS20 一片 （4输入与非） 74LS21 三片 （4输入与门） 74LS74 一片 （D触发） 电阻： 1KΩ 一只 3KΩ 一只 150Ω 四只 电容： 0.047uf 一只 共阴极双字屏两块。 数字计时器逻辑框图： II、各元件引脚布局图及逻辑功能 NE555 一片 (多谐振荡)： 引脚布局图： 图1 NE555引脚布局图 内部结构图： 图2 NE555内部结构图 逻辑功能说明： NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，构成时钟发生器，是整个电路的核心。其引脚布局图如图1所示。 其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7位放电端，引脚8为电源。 逻辑功能表： (引脚4 ) Vi1(引脚6) Vi2(引脚2) VO(引脚3) 0 × × 0 1 Vcc Vcc 0 1 Vcc Vcc 1 1 Vcc Vcc 不变 表1 NE555逻辑功能表 CD4040 一片 （分频）： 引脚布局图： 图3 CD4040引脚布局图 内部结构图： 图4 CD4040内部结构图 逻辑功能说明： CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。 引脚图如图3所示，其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。 CD4518 两片 （8421BCD码十进制计数器）： 引脚布局图： 图5 CD4518引脚布局图 内部结构图： 图6 CD4518内部结构图 逻辑功能说明： CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器，每个计数器的内部结构图如图6所示。 逻辑功能表： 输入 输出 CR CP EN Q3 Q2 Q1 Q0 清零 1 × × 0 0 0 0 计数 0 ↑ 1 BCD码加法计数 保持 0 × 0 保持 计数 0 0 ↓ BCD码加法计数 保持 0 1 × 保持 表2 CD4518逻辑功能表 CD4511 四片 （译码）： 引脚布局图： 图7 CD4511引脚布局图 内部结构图： 图7 CD4511内部结构图 逻辑功能说明： CD4511是一种8421BCD码向8段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。 BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。 A1、A2、A3、A4、为8421BCD码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。 CD4511的