专利申请报告.docVIP

专利申请报告 姓名：郭政明 学号：0849390086 一、发明名称 一种适用于FPGA实现的大整数乘法 二、现有技术 当前的密码体制一般可划分为两种类型，即对称密码体制和公钥密码体制。 对称密钥体制需要通信双方A和B共享同一密钥K，并且要保证A和B在协商密钥的时候，信道是保密且保真的。这就导致了它的密钥分发的问题和密钥的管理问题，除此之外由于两个或多个实体共享密钥，所以对称密钥体制不能实现用于认证和不可否认服务的数字签名。 与对称密钥体制不同，公钥密码体制仅要求密钥的交换是保真的，并不要求其是保密的。每个实体选择一个密钥对（公钥，私钥），其中公钥对外是公开的，私钥自己保密，这种密钥对需具备一个特点：仅由公钥不能计算出私钥。由于每一个实体都具有唯一的私钥，因此可以提供数据源和数据完整性的认证以及不可否认性服务。这样，公钥密码圆满地解决了上述对称密码面临的三个问题。 在公钥加密机制中，虽然RSA是目前主流的加密机制，但是RSA目前却面临着越来越严重的来自安全方面的挑战。第六届国际密码学会议对应用于公钥密码系统的加密算法推荐了两种： RSA算法和ECC算法。RSA算法的特点之一是数学原理简单在工程应用中比较易于实现，但它的单位安全强度相对较低。椭圆曲线密码算法建立在深奥和复杂的数学理论之上，它的单位安全强度相对较高。比较如所示。ECDSA签名输入：参数组，消息。 输出：签名。 (1) 选择。 (2) 计算并将转换为整数。 (3) 计算。若，则跳至步骤(1) 。 (4) 计算。 (5) 计算。若，则跳至步骤(1) 。 (6) 返回。 ECDSA的验证 输入：参数组,消息，签名。 输出：判断签名是否合法(1) 检验 和是否区间内的整数。若任何一个检验失败，则返回（“拒绝该签名”）。 (2) 计算 。 (3) 计算 。 (4) 计算 和。 (5) 计算 。 (6) 若，则返回（“拒绝该签名”）。 (7) 将的横坐标转换为整数；计算。 (8) 若，则返回（“接收该签名”）；否则，返回（“拒绝该签名”）。 的小整数和，为了方便说明不妨设。 B：排列乘法矩阵，将被分解的小整数和之间按乘法矩阵的规则排列组合。 C：做小整数乘法运算，将矩阵中被组合在一起的小整数做乘积，其中。 D：做小整数加法运算，将矩阵相邻列在位宽上重合的部分做带进位相加，得到交错列和。 E：做位拼接运算，将所有的交错列和做一次位拼接运算{}，直接得到大整数A和B的乘积。 从算法步骤中可以看出，整个大整数A和B的乘法运算主要被分解成长度为的小数乘法运算，和长度为的小整数加法运算以及位拼接运算，这三种运算在FPGA中的运算速度是非常快的，因此通过合理的设计，由这三种运算组成的大整数乘法可以解决之前所述的问题。 3．技术效果 从算法步骤中可以看出，整个大整数A和B的乘法运算主要被分解成长度为的小数乘法运算，和长度为的小整数加法运算以及位拼接运算，这三种运算在FPGA中的运算速度是非常快的，因此通过合理的设计，由这三种运算组成的大整数乘法可以解决之前所述的问题。 四、附图及附图的简单说明 图1为公钥体制中RSA和ECC安全密钥长度的比较越小，整个乘法运算速度将越快，但同时占用的资源也会比较多，相反大整数A和B的分解位宽越大，整个乘法的运算速度将会降低，但用的资源也相对较少。原则上，为了节省FPGA内部的DSP乘法单元，位宽的选择应该为DSP乘法单元位宽的整数倍，且位宽最大值最好不要超过50bit，否则，时序电路的时钟频率会很低，实验中甚至无法达到100MHZ。确定分解位宽之后，根据大整数A和B的实际位宽长度进行高位补零直至成为位宽的整数倍。至此根据本发明中附图3所示，将输入的位宽为L的大整数A和位宽为S的大整数B分解成位长度相等且等于的小整数和并暂存在FPGA内部的寄存器中，不妨设。 接着，被分解的小整数和需按照附图4所示的排列规则排列出一乘法矩阵。从图上可以看出，乘法矩阵里的元素都是由小整数和的乘积项组成的，，乘积项的位宽是2。实际情况中，对于具体的大整数A和B， m和n之间的数值关系是固定的，而乘法矩阵每一列的元素也会随之确定，为了方便说明附图4中假设m=n-2，从低位到高位，列按照A,B,C,D…K的顺序排列，且矩阵的总列数为m+n-1，附图4中，K=m+n-1。在确定了乘法矩阵和矩阵中每列的元素后，便可把先前存储在寄存器中的和依次做*位宽的乘法，求得矩阵列中的元素。可根据资源多少的实际情况选择一次性完成所有的运算，或是按周期每次完成部分运算。并将求得的运算结果存入FPGA内的寄存器中。 再下一步是做交错列的加法运算。值得提出的是，本发明中的附图4并不能真实的反应矩阵里各个列之间的关系。对于附图4中相邻两列的数据，如果将其值映射到大整数A和B的最终乘法结果上来，会发现其实列