透过专利看微处理器技术发展(十).docVIP

透过专利看微处理器技术发展(十) 　　摘要:在对几个重要EDA公司关于低功耗相关专利的调研基础上,本文分析了EDA行业的主要公司Cadence、Synopsys、Magma的低功耗技术,着重分析了Cadence的相关专利,包括申请年代与UPC分类,为了解EDA中的低功耗技术,进行产品研发提供线索和思路。 　　关键词:专利文献;EDA工具;低功耗 　　 　　1引言 　　 　　随着超深亚微米技术和系统芯片技术的日益成熟,便携式电子产品获得了迅猛的发展和快速的普及,开发周期也越来越短,对开发和生产成本的制约也日趋严格,对性能要求也越来越高。便携和无线通讯消费电子设备的功耗考虑已经成为很多产品规范的主要考虑因素。即便是有线设备以及在过去电池电力不成问题的其它产业领域,封装、稳定性和冷却成本也使得功耗成为更小尺寸工艺中的突出问题。特别是当设计转向90 nm以下工艺节点之后,功耗管理成为整个设计和制造链中的一个重要考虑。 　　功耗问题在集成电路设计中并不是一个新问题。从早期双极型晶体管的广泛使用到如今CMOS电路成为集成电路设计的主流,功耗一直是促成集成电路变革和发展的主要原因之一,但是当工艺节点进入90nm后,晶体管在亚阈值区的漏电流问题日益凸现,CMOS静态功耗骤增,功率管理开始成为一个重要的考虑因素。当工艺节点不断减小,即进入45nm以后,栅极氧化层厚度越来越薄,栅极漏电流增加,漏电流现象更加严重,功耗也会因此陡增。CMOS电路的低功耗优势面临着挑战,功耗又一次成为了阻碍集成电路持续发展的问题所在。 　　目前来看似乎还没有一种新的工艺可以马上解决低功耗的问题,电路结构、流水线、存储系统、总线、并行处理、编译、操作系统以及算法和应用程序设计等方面,都需要考虑降低功耗的方法。这就迫使业界必须从集成电路的设计初期就开始采用低功耗设计技术。但是现在产品设计的时间短,上市时间(time to market)紧迫,而这一重要因素能决定产品成败,因此最好在设计早期进行有效的功率评估,借助有效的EDA工具来完成低功耗设计能保证面市时间。因此下面我们就对几家重要的EDA生产商的技术及专利进行分析。 　　 　　2EDA中的低功耗技术及专利 　　 　　由于设计上的复杂度???缺乏EDA自动化手段的原因,长期以来设计师只能采取手工分析的方法来解决功耗问题,这样的方法由于缺乏灵活性,使得效率低下,上市时间长,芯片故障风险高,功耗及性能之间难以权衡。因此借助于EDA工具来完成自动化设计是非常必要的。 　　Cadence、Synopsys、Magma这几家公司的产品在EDA行业内占据有主导地位,他们的低功耗解决方案各有异同,在EDA工具的低功耗的相关专利中,Cadence公司的数量最多,其次是Synopsys和 Magma。其中Cadence公司在低功耗技术上共有34件专利,Synopsys共有5件低功耗专利,这包括被它收购的Synplicity和Avanti的低功耗专利,Magma是近几年兴起的EDA公司,但是唯一一家为客户提供数字 IC 热分析工具的供应商,该工具集成在Blast-Rail产品中,相关专利共有4件。本文将主要以Cadence的34件低功耗专利为样本来分析EDA工具的低功耗技术解决方案的发展。 　　 　　3Cadence 的低功耗技术与专利 　　 　　 3.1 Cadence的低功耗技术 　　Cadence 的 低功耗解决方案(Low-Power Solution)是第一套完整的低功耗芯片设计、验证和实现的解决方案。而Cadence也成为首家能向设计师提供在寄存器传输级自动实现低功耗技术的解决方案的EDA公司,并保证能够在验证、前端实现和物理实现步骤的全过程使用一个通用的格式正确执行(如图1所示),它能满足设计工程师在较短的设计周期内追求低功耗的迫切要求,同时通过极高的测试覆盖率保证产品质量。这种解决方案可以看做一个集成环境。其中,Cadence的“Power Forward Initiative,PFI”工具通过使用CPF格式来实现低功耗设计。CPF是在设计过程初期详细定义节约功耗技术的标准化格式,从设计到验证再到实现均可标识,从而保证了整个流程的一致性。该解决方案既避免了费时费力的人工操作,也大大降低了与功耗相关的芯片故障,并在设计过程初期提供功耗的可预测性,促进了IP复用。而基于SystemVerilog的“开放式验证方法学(Open Verification Methodology,OVM)”是Cadence最新一代的高速硬件加速与模拟技术,Cadence Incisive功能验证及Encounter数字IC设计平台等,都是Cadence低功耗解决方案的重要组成部分。CPF是可在设计初期详细定义功耗