第07章CAN总线2 8.2.3 CAN总线的错误类型和界定.pptVIP

8.3.2 SJA1000的功能框图与引脚说明 SJA1000的功能框图 SJA1000的功能框图 接口管理逻辑IML：接口管理逻辑解释来自CPU 的命令，控制CAN 寄存器的寻址，向主控制器提供中断信息和状态信息。 发送缓冲器TXB：发送缓冲器是CPU 和BSP （位流处理器）之间的接口，能够存储发送到CAN 网络上的完整信息，缓冲器长13 Bytes，由CPU 写入，BSP 读出。 接收缓冲器RXB RXFIFO：接收缓冲器是验收滤波器和CPU 之间的接口，用来储存从CAN 总线上接收的报文。接收缓冲器（RXB，13B）作为接收FIFO（RXFIFO，64Bytes）的一个窗口，可被CPU 访问。 SJA1000的功能框图 CPU 在此FIFO 的支持下可以在处理信息的时候接收其它信息 验收滤波器ACF：验收滤波器把它其中的数据和接收的识别码的内容相比较，以决定是否接收信息。在纯粹的接收测试中，所有的信息都保存在RXFIFO 中。 位流处理器BSP：位流处理器是一个在发送缓冲器TXB 和CAN 总线之间控制数据流的程序装置。它还在CAN 总线上执行错误检测、仲裁、填充和错误处理。 SJA1000的功能框图 位时序逻辑BTL：位时序逻辑监视串口的CAN 总线，并处理与总线有关的位时序。它在信息开头，由隐性到显性的变换同步CAN 总线位流（硬同步），接收信息时再次同步下一次传送（重同步）。BTL 还提供了可编程的时间段来补偿传播延迟时间、相位转换（例如，由于振荡漂移）和定义采样点和每一位的采样次数。 错误管理逻辑EML：EML负责传送层模块的错误界定。它接收BSP 的出错报告，并将错误统计数字通知BSP 和IML。。 SJA1000的引脚说明 引脚说明 引脚说明 AD7-AD0：多路地址/数据总线。 ALE/AS：ALE输入信号（Intel模式），AS输入信号（Motorola模式）。 /CS：片选，输入低电平允许访问SJA1000。 /RD /E ： 微控制器的/RD信号（Intel模式）或E使能信号（Motorola模式）。 /WR：微控制器的/WR信号（Intel模式）或R/（/WR） 信号（Motorola模式）。 引脚说明 CLKOUT：SJA1000产生的提供给微控制器的时钟输出信号。时钟信号来源于内部振荡器，且通过编程驱动时钟控制寄存器的时钟关闭位可禁止该引脚。 VSS1：接地 XTAL1：输入到振荡器放大电路外部振荡信号由此输入。 XTAL2：振荡放大电路输出使用外部振荡信号时左开路输出。 MODE：模式选择输入1=Intel模式；0=Motorola模式。 VDD3：输出驱动的5V电压源。 引脚说明 TX0：从CAN输出驱动器0输出到物理线路上。 TX1：从CAN输出驱动器1输出到物理线路上。 VSS3：输出驱动器接地。 /INT：中断输出，用于中断微控制器。/INT在内部中断寄存器各位都被置位时激活；此引脚上的低电平可以把IC从睡眠模式中激活。 /RST：复位输入用于复位CAN接口，低电平有效。 VDD2：输入比较器的5V电压源。 引脚说明 RX0 RX1：从物理总线输入到SJA1000的输入比较器的输入端；显性位时将会唤醒SJA1000的睡眠模式；如果RX1比RX0的电平高就读出位显性位，反之读出为隐性位；如果时钟分频寄存器的CBP位被置位，就旁路CAN输入比较器以减少内部延时（此时连有外部收发电路）。这种情况下只有RX0是激活的；隐性位为1，而显性位认为0。 VSS2：输入比较器的接地端 VDD1：逻辑电路的5V电压源 8.3.3 SJA1000两种工作模式 BasicCAN：目的是保证SJA1000与CAN总线早期产品PCA82C200的软件兼容。此模式下能够实现CAN2.0A的协议标准。 PeliCAN：支持CAN2.0A和 CAN2.0B的协议标准，并增加一些新功能。 8.3.4 SJA1000 Basic Can相关寄存器 （1）控制寄存器（CR）（地址0、可读写） 用于改变CAN控制器的状态 5～7位：保留 4位：超载中断使能 3位：错误中断使能 2位：发送中断使能 1位：接收中断使能（使能全为1有效） 0位：复位请求。1常态：检测到复位请求后，进入复位； 0非常态：此位接到一个下降沿后回到工作模式 （2）命令寄存器（CMR）（地址1、只写） 初始化CAN控制器传输层的动作 5～7位：保留 4位：睡眠 （1睡眠，0唤醒） 3位：清除超载状态（1清除，0无作用） 2位：释放接收缓冲器（1释放，0无作用） 1位：夭折发送（1忽略发送请求，0无作用） 0位：发送请求（1报文被发送，0无作用） （3）状态寄存器（SR）（地址2、只读）