VHDL数钟设序仿.docVIP

毕业实践报告 题目：基于VHDL的数字时钟设计和时序仿真 二级学院 电子与计算机学院 专 业 08级电子信息工程技术 学生姓名 指导教师 2011年5月30日 摘 要 随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧。在QuartusⅡ开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况。仿真和验证的结果表明,该设计方法切实可行,该数字时钟具有一定的实际应用性。 关键词：数字时钟，VHDL，QuartusⅡ Abstract With the development of EDA technology and expansion and deepen of application, EDA technology has become more and more important in electronic information, communications, automatic control and computer applications. EDA technology depends on powerful computers, complete logic optimization and simulation tests of design documents by means of making hardware description language VHDL as the systemlogic description automatically in EDA tools software platform,until it has achieved the function of established electronic circuits system. In this paper, we have introduced ideas and craftsmanship of multi-function digital clock design based on VHDL hardware description language. Compile and simulate designed procedures in QuartusⅡdevelopment environment and debug and verify each of the operation of program. Simulation and verify results show that this design is workable and this digital clock is practical. Keywords:digital clock，VHDL，QuartusⅡ 目 录 一、引言 1 二、开发工具简介 1 2.1 VHDL语言简介 1 2.1.1 VHDL设计特点 2 2.1.2 VHDL设计结构 2 2.1.3 VHDL设计步骤 3 2.2 Quartus II 软件简介 3 2.2.1 Quartus II软件介绍 3 2.2.2 Quartus II软件设计流程 4 三、数字时钟设计和原理 4 3.1 设计要求 4 3.2 设计原理 4 四、数字时钟模块化设计 6 4.1 分频模块 6 4.2 计时模块 8 4.2.1 秒计时模块 8 4.2.2 分计时模块 9 4.2.3 时计时模块 11 4.3 报警模块 13 4.4 时间数据选择模块 15 4.5 译码显示模块 17 五、数字时钟的仿真 18 5.1 计时模块仿真 19 5.1.1 秒模块仿真 19 5.1.2 分模块仿真 19 5.1.3 小时模块仿真 20 5.2 报警模块仿真图 20 5.3 数据选择模块仿真图 20 5.4 译码模块仿真图 21 5.5 数字时钟整体仿真图 21 六、结论 22 参 考 文 献 23 一、引言 随着科学技术的迅猛发展，在计算机技术的推动下电子技术获得了飞速的发展。电子产品几乎渗透到了工业、生活的各个领域，其中集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况，可编程