2016新编黑龙江大学计算机组成原理上机读书报告.doc

黑龙江大学 “硬件综合课程设计”读书报告 学院 软件工程 年级 2010 专业 软件工程 学号 姓名 王永南 报告日期 2011-12-1 成绩 黑龙江大学计算机科学技术学院 黑龙江大学软件学院 基本理论阐述 主存储器（简称主存）的基本机构如图，实际上根据如图MAR中的地址访问某个存储气单元时，还需要进行地址译码，驱动等电路，才能找到需要寻找的存储单元，需经过读出放大器，才能将被选中的单元的存储字送到MDR写入时，MDR中的数据也必须经过写入电路才能真正写入到被选中的单元中。可见，主存的实际结构是将读入的数据进行从新的写入的过程。 计算机的主存都有半导体集成电路构成，图中的驱动器，译码器，读写群殴的读写电路均制作在存储芯片中，而MAR和MDR制作在CPU芯片内。存储芯片和CPU芯片可通过总线连接。 当要从存储器独处某一信息字时，首先要友CPU将该字的地址送到MAR，经过抵制宗线送至主存，然后发出读命令后，读出地址单元的内容，便完成读操作，将该单元的内容渎至数据总线上，至于该信息有MDR送至 什么地方，这已不是贮存的任务，而是由CPU进行完成的，将主存中数据，存入写命令后，将数据线上的信息写入到对应的地址线指出的主存单元中。 主存个存储器单元的空间位置是由单元地址号来表示的，二地址总线是用来之处存储单元的地址号的，该据地址可读出或写入一个存储字。 贮存的主要技术指标是存储容量和存储速度。便于缩短存取周期，则被国家存储字长，是每个存取周期可读写更多的二进制位数。能增加存储体。 二、当前应用现状 静态RAM基本单元电路，存储器中中用于寄存0和1的基本单元电路，MOS管组成器基本单元电路。存储器由1信号进行出发，静态RAM是由触发器工作原理存储信息，信息读出后仍能保持器鸳鸯，不需要再次发生改变，INTEL是静态芯片的其中一种，主存储器主要将其运用于基本单元电路，由三态门控制器对电路进行控制，微地址总线能将其控制欲静态门电路中，静态ＲＡＭ存在其读写周期，2114RAM运用于芯片度周期时序，在整个度周期中WE始终未高电平。 写周期是对芯片常见的动态进行连续两次写操作的最小间隔时间。写周期包括滞后时间和恢复时间，股灾地址发生变化后，才能进行对静态RAM的操作。 动态RAM的基本单元电路是有三管式和单管式两种，他们的特点都是靠电容存储电荷的原理来寄存信息。电容的存在形式是1和0来表示的，动态RAM毕竟台的RAM相比，集成度更加高，运用于主存器时功耗更低。 动态RAM为了提高集成度，将三管电路进一步进行简化，写入时可将高电平进行导通，置为1状态。 动态存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。而存放一个字节的单元，称为字节存储单元，相应的地址称为字节地址。如果计算机中可编址的最小单位是字存储单元，则该计算机称为按字编址的计算机。如果计算机中可编址的最小单 ?? 位是字节，则该计算机称为按字节编址的计算机。一个机器字可以包含数个字节，所以一个存储单元也可以包含数个能够单独编址的字节地址。例如，PDP-11系列计算机，一个16位二进制的字存储单元可存放两个字节，可以按字地址寻址，也可以按字节地址寻址。当用字节地址寻址时，16位的存储单元占两个字节地址。 主存储器Mainmemory简称主存。是计算机硬件的一个重要部件，其作用是存放指令和数据，并能由中央处理器（CPU）直接随机存取。现代计算机是为了提高性能，又能兼顾合理的造价，往往采用多级存储体系。即由存储容量小，存取速度高的高速缓冲存储器，存储容量和存取速度适中的主存储器是必不可少的。主存储器是按地址存放信息的，存取速度一般与地址无关。32位（比特）的地址最大能表达4GB的存储器地址。这对多数应用已经足够，但对于某些特大运算量的应用和特大型数据库已显得不够，从面对64位结构提出需求。 主存储器通常分为RAM和ROM两部分。RAM可读可模型 ROM只能读不能写。 RAM芯片：RAM芯片通过地址线、数据线和控制线与外部连接，地址线是单向输入的，其数目与芯片容量有关。数据线是双向的，即可输入，也可输出，其数目与数据位数有关。控制线主要有读写控制线和片选线两种，读写控制线用来控制芯片是进行读操作还是写操作，片选线用来决定该芯片是否被选中。 主存储，常常被称为1级存储，其特征是存储活跃数据――即经常被存取并要求高性能、低时延和高可用性的数据。主存储一般用于支持关键任务应用，如数据库邮件和交易处理。大多数关键应用具有随机的数据取存模式和不同的取存要求，但它们都生成机构用来运营它们的业务的大量的数据。因此，机构制作数据的许多份拷贝，复制