6.3.1 寄存器.pptVIP

例2：四位寄存器74LS75 集成4位双向移位寄存器74LS194A 1、寄存器的扩展 2、实现串、并转换 3、构成计数器 * 6.3.1 寄存器 寄存器：用来存储二值信息代码的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。 6.3 常用的时序逻辑电路 例1：四位寄存器74LS175 由4个边沿触发的触发器构成。 工作原理：在CLK?到达瞬间将输入信号存入对应的四个触发器中。 异步置“0”输入端RD’： 当RD’=0时，所有触发器立刻被置0，置0操作不受CLK的控制。 由4个电平触发的触发器构成。 工作原理：在CLK=1的全部时间里输出一直随输入状态而变化。在CLK回到低电平以后，触发器的输出将保持CLK回到低电平前瞬间所获得的状态。 补充： 8D数据锁存器74HC373、 74HC573 Q LE D 功能表 符号 LE – 锁存 – 输出使能 0 1 0 0 0 0 X 保持 1 X X 高阻 0 1 1 1 74HC373 和 74HC573 的功能完全一样，只是管脚不一样。 74HC373 比较常用，如：单片机的地址锁存，但 74HC573 的管脚分布更便于排印刷电路板。 6.3.2 移位寄存器 移位寄存器不仅具有存储功能，而且存储的数据能在时钟信号的作用下在寄存器中逐位左移或右移。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 右移位寄存器 右移移位寄存器 串行数据输入端 串行数据输出端 并行数据输出端 由于触发器的状态翻转存在着传输延迟时间，因而CLK的上升沿到达以后，需要经过一定的延迟时间以后输出的状态才能改变。因此，当CLK的上升沿同时加到所有的触发器上时，FF1~FF3输入端接收的信号都是左边触发器原来的状态。 DI 从高位开始输入 经过4个CLK脉冲作用后，从DI 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入?并出 如果事先将Q0Q1Q2Q3置成某种状态，经过4个CLK脉冲作用后，从Q3（DO） 端串行输出。 并入?串出 并行输入 并行输出 并行输入 1 1 1 左移 0 1 1 右移 1 0 1 保持 0 0 1 置零 X X 0 工作状态 S0 S1 R’D 74LS194 的功能表 并行输入 d3 d2 d1 d0 d3 d2 d1 d0 ↑ × × H H H H × × × × ↑ H × L H H 左移 L × × × × ↑ L × L H H H × × × × ↑ × H H L H 右移 L × × × × ↑ × L H L H 保持 × × × × × × × L L H 清零 L L L L × × × × × × × × × L D3 D2 D1 D0 左移DIL 右移DIR S0 S1 功能 并行输入 时钟 CLK 串行输入 控制信号 清零 输 出 输 入 例：由两片74LS194构成8位双向移位寄存器。 补充：移位寄存器的应用 思考：还有其它连接方法吗？ （1）串行/并行转换器：指串行输入的数码，经转换电路之后变换成并行输出。 串行输入 并行输出 转换结束标志 CP  思考：电路完成一次转换需要 个CP脉冲。 （2）并行/串行转换器：指并行输入的数码，经转换电路之后变换成串行输出。 串行输出 结束标志 并行输入 启动信号 思考：电路完成一次转换需要 个CP脉冲。 例1：分析图示电路的逻辑功能 结论：74LS194 构成环形计数器 0001 0010 0100 1000 环形计数器也叫节拍分配器 思考：若先将Q3经过非门后再连接到SRIN，则电路的逻辑功能如何变化？