案例5状态机MOORE机MEALY机以序列检测器为主要内容.PDFVIP

案例5 状态机：MOORE 机、MEALY 机(以序列检测器为主要内容) 5.1 预习内容 (1)状态机的基本概念，分类，原理，设计方法，时序情况。 (2)状态机的具体设计流程： 逻辑抽象--状态定义--状态转换分析，画出状态图--根据状态图写出代码。 5.2 案例目的 熟悉利用Quartus Ⅱ的代码输入方法设计状态机，并掌握编程配置以及硬件 测试验证等一系列相关技术，并理解FPGA/CPLD 技术中是如何解决生活中实际逻 辑问题的。 5.3 案例环境 状态机是数字系统设计中重要的内容之一。无论是简单的译码电路还是复杂 的CPU 都可以用状态机来实现。 5.4 案例原理 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号这在数 字通信领域有广泛的应用当序列检测器连续收到一组串行二进制码后如果这组 码与检测器中预先设置的码相同则输出1否则输出0由于这种检测的关键在于正 确码的收到必须是连续的这就要求检测器必须记住前一次的正确码及正确序列 直到在连续的检测中所收到的每一位码都与预置数的对应码相同在检测过程中 任何一位不相等都将回到初始状态重新开始检测如图1所示当一串待检测的串行 数据进入检测器后若此数在每一位的连续检测中都与预置的密码数相同则输出A 否则仍然输出B。 图1 8位序列检测器逻辑图 FSM: s_machine PROCESS current_state PROCESS clk REG COM comb_outputs reset next_state state_inputs 图2 一般状态机结构图 5.5 案例步骤 (1) 按照状态机的设计流程，完成逻辑抽象到状态图表示等一系列流程，根 据状态图设计出硬件描述语言代码，完成代码的输入，编译、综合，通过对报错 信息的分析调试代码直到代码完全正确。完成电路的仿真，观察仿真波形是否符 合电路的逻辑功能要求。 (2) 完成电路的引脚锁定，分别将各输入引脚锁定到按键或者跳线上，时钟 输入端锁定在开发试验系统的时钟输出引脚上，将计数器的输出通过译码电路连 接到7段数码管上进行显示。 (3) 待检测串行序列数输入DIN接PX左移最高位在前清零信号CLR接PX工作 钟CLK接PX预置8位密码D[7..0]接PX，PX指示输出AB[3..0]接PIO43，PIO40显示 于数码管X下载文件后操作步骤是1选择实验电路结构图，按实验板系统复位键X， 用键X和键X输入X位十六进制待测序列数3利用键4和键3输入2位十六进制预置码 4按键8高电平初始化清零低电平清零结束平时数码7应显X5按键X (CLK)8次这时 若串行输入的8位二进制序列码与预置码相同则数码7应从原来的B变成A表示序 列检测正确否则仍为B。 (4) 适配、实验板上的硬件测试，观察电路工作是否正常。 5.6 案例报告 详细叙述状态机的设计流程；给出原理图及其对应的仿真波形图；给出加法 器的时序分析情况；最后给出硬件测试流程和结果。 5.7 附录 5.7.1 设计代码 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CHK IS PORT( DIN : IN STD_LOGIC ;--串行输入数据位 CLK, CLR : IN STD_LOGIC ;--工作时钟/复位信号 D : IN STD_LOGIC_VECTOR(7 DOWNTO 0);--8位待检测预置数 AB : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));--检测结果输出 END CHK; ARCHITECTURE behav OF CHK IS SIGNAL Q: INTEGER RANGE 0 TO 8; BEGIN PROCES