边界扫描和电路板测试技术.docVIP

边界扫描与电路板测试技术 边界扫描与电路板测试技术2010-08-10 16：54摘要：边界扫描技术为板级电路的测试提供了新的方法，它已广泛应用于产品生命期的全过程中。本文论述了边界扫描技术的基本原理，边界扫描在电路板测试及在FPGA、DSP器件中的应用，介绍了为提高电路板的可测试性，而采用边界扫描技术进行设计时应注意的一些基本要点。 关键词：边界扫描测试；JTAG；电路板测试；可测试性设计 原文地址：引言 目前在电路板生产线上，采用电测试原理对电路板进行测试和诊断的方法主要有四种：飞针测试(Flying-Probe Test)、在线测试(In-Circuit Test)、功能测试(Functional Test)和边界扫描测试(Boundary Scan Test)。 电子器件的生产商和电子产品的制造商都在倾向于采用最新的器件技术，如BGA、CSP(芯片规模封装)、TCP(倒装芯片封装)和其它更小的封装，以提供更强的功能、更小的体积，并节省成本，新型封装带来优点的同时，也使印制板测试的接入变得更加困难。依据美国NEMI(National Electronics Manufacturing Initiative)的观点，到2003年，电路板可接入的节点事实上降到零，也就意味着极少或没有在线测，因此在六十年代后期第一个自动化测试策略--功能测试技术，再次变得重要起来。电路板越来越密、器件越来越复杂、电路性能要求越来越苛刻，越来越难的接入问题导致了工业标准IEEE 1149.1--边界扫描的诞生，使得独立于器件封装技术的脚级接入的实现。集成边界扫描技术的功能测试设备，将成为未来电路板测试的主要发展方向。 边界扫描技术 由于器件封装技术的进步，在二十世纪八十年代中期，一组欧洲电子类公司的测试工程师聚集在一起，讨论在电路板测试中由于接入有限而带来的问题及其解决方案。这个工作组开始叫做JETAG(Joint European Test Action Group)，他们的首选方案是借助于器件边缘的串行移位寄存器(边界扫描寄存器)来实现器件引脚的接入。后来由于北美公司的加入，除掉了欧洲两字，成为JTAG。开始在该思路上进行工作的是IBM、TI、PHILIPS等公司。JTAG将该想法变成了国际标准-IEEE 1149.1-1990(测试端口和边界扫描测试体系规范)，并于1990年4月发布。1990年8月，美国国家标准ANSI也承认了这一标准，我国也制定与标准相兼容的标准可测试总线-SJ/T-15066-94。IEEE 1149.1在1993年和1994年被修订，其最新版本为IEEE 1149.1-2001。IEEE 1149.1标准是针对数字电路的，后来发布了针对混合总线的IEEE 1149.4标准(混合信号测试总线)，及针对系统测试的IEEE 1149.5-1995标准(模块测试和维护(MTM)总线协议)，针对高速(如千兆位速率)的交流耦合测试标准IEEE 1149.6也在制定中。 边界扫描测试BST是一种可测试结构技术，用来解决测试探针所不能实现的测试问题。它是在芯片的I/O端上增加移位寄存器，把这些寄存器连接起来，加上时钟复位、测试方式选择以及扫描输入和输出端口，而形成边界扫描通道。 每个IEEE 1149.1兼容的器件，都包括一个4线或5线的测试端口(TAP)、一个状态机(TAP控制器)和由边界扫描单元构成的边界扫描移位寄存器。TAP控制器用于控制边界扫描测试的执行。TAP端口的5根线分别为： TCK-测试时钟 TMS-测试模式信号(控制测试端口的状态) TDI-串行数据输入 TDO-串行数据输出 TRST-复位信号(可选) 数据从芯片的TDI脚串行进入，存储在指令寄存器或数据寄存器中，然后从芯片的TDO脚串行移出。边界扫描逻辑由独立于系统时钟的TCK触发。TMS控制测试端口(TAP)的状态。TRST*是可选的，为硬件复位信号。 IEEE 1149.1 BST电路要求具有下列一些寄存器： 指令(INSTRUCTION)寄存器：用于指定要完成的动作和要访问的数据寄存器。 旁路(BYPASS)寄存器：是个一位长的寄存器，用于提供TDI和TDO之间的最短串行通道。 边界扫描(Bandary-Scan)寄存器：是移位寄存器，由器件上的所有边界扫描单元构成。 IEEE 1149.1标准有两个层次，可配置串行I/O总线和边界扫描测试。 可配置串行I/O总线使用TMS信号在TAP控制器作用下提供串行数据的Load、Shift、Update操作。TMS信号和TAP控制器可以区分两个数据串：指令/地址数据串、I/O数据串。通过对指令/地址数据串编程选择待读写的I/O寄存器，然后对I/O数据串进行读写完成对I/O寄存器的读写。串行I/O总线的特点是并串转