时序逻辑电路分析和设计..ppt

三、时序逻辑电路的分类 1.按逻辑功能划分： 寄存器、计数器、存储器、脉冲发生器等。 3.按输出信号的特性划分： (1)Moore型：其输出仅取决于电路的现态，而与电路的输入无关； 5.1 时序电路的分析和设计方法 4. 有效循环、无效循环及自启动问题： (1)有效状态与有效循环： 在时序电路中，凡是被利用了的状态都称为有效状 态；凡是由有效状态形成的循环都称为有效循环。 (2)无效状态与无效循环： 在时序电路中，凡是未被利用的状态都称为无效状 态；凡是由无效状态形成的循环都称为无效循环。 (3)自启动问题： 若在时序电路中存在无效状态，但未形成循环，在 时钟的作用下可以自动地转换到有效状态，这样的时序 电路就称为可以自启动的时序电路；若在时序电路中存 在无效状态，且形成了循环，这样的时序电路就称为不 可以自启动的时序电路。 可以实现自启动的时序电路 5.1.2 时序逻辑电路的设计方法 在做原始状态图时，为确保功能的正确性，遵循 “宁多勿漏”的原则。因此，所得的原始状态图或状态表可 能包含有多余的状态，使状态数增加，将导致下列结果： ①系统所需触发器级数增多； ②触发器的激励电路变得复杂； ③故障增多。 因此，状态化简，减少状态数对降低系统成本和电路 的复杂性，提高可靠性均有好处。所谓状态化简，就是将 等价的状态进行合并，用最少的状态，完成所需完成的逻 辑功能。 若电路有4个状态S0、S1、S2、S3 ，则该电路应选用两级触发器Q1和Q0，它们有4种状态：“00”、“01”、“10”、“11”，因此对S0、S1、S2、S3的状态分配方式有多种，分配方案不同，设计结果也不一样。 最佳状态分配方案应该是：逻辑电路简单，且电路具有自启动能力。 2.对状态进行二进制编码分配 编码原则： ①从现态上来看：对于给定的输入条件下两个 现态的次态相同，则这两个现态应进行逻辑上相邻的 状态分配； ②从次态上来看：同一个现态，在逻辑上相邻的两 个输入下，它们的次态不同，则这两个次态应进行逻辑上 相邻的状态分配； ③从输出上来看：对输出相同的现态应进行逻辑 上相邻的状态分配； 2.求时钟方程： ①同步方案：CPi=CP(i=0,1,2,……，n－1）； ②异步方案：先由状态图（表）画出时序图，然后 根据各触发器的翻转要求来确定CPi； 对于JK触发器，由于 ，故常用以下三种变换形式： （1） ，则令Ji=X，Ki=Y； （2） ，则令Ji=X，Ki=1； （3） ，则令Ji=1，Ki=1； 若 的表达式中无 或 ，则应将其乘上（ ）。 （一）逻辑抽象，建立原始状态转换图（表） 一、 时序逻辑电路设计的一般步骤 时序逻辑电路的设计就是给定设计要求，该要求可以是一段文字，也可以是状态转换图，然后设计并画出满足该要求的时序电路。 直接从设计命题得到的状态图，是用逻辑语言来表达命题的，是设计所依据的原始资料，称为原始状态图。建立原始状态图的过程，就是对设计要求的分析过程，只有对设计要求的逻辑功能有了清楚了解之后，才能建立起正确的原始状态图。 1、分析给定的逻辑问题，确定输入变量、输出变量 以及电路的状态数。 2、定义输入、输出逻辑状态的含意，并将电路状态 顺序编号。 3、按照题意列出电路的原始状态转换表或画出原始状态转换图。 建立原始状态图时，主要应遵循确保逻辑功能的正确性，而状态数的多少不是在此步考虑的问题，在下一步的状态化简中，可将多余的状态消掉（状态合并）。 逻辑抽象，建立原始状态转换图（表） 例：检测连续输入3个及3个以上“1”的原始状态转换表 原始状态转换图 （二）状态化简，得出最简状态转换图（表） 1.等价状态：在原始状态图（表）中，若在所有的输入条件下，两个状态（例如S1和S2）输出相同、要转换的次态也相同，则称状态S1和S2是等价状态，记作 S1 S2。 2.状态化简：凡是等价的状态都可以合并为一个状态，这样即可得到最简状