【计算机系统结构】存储系统.ppt

第三章 存储系统 主要内容 3.1 存储系统原理 3.2 虚拟存储器 3.3 高速缓冲存储器（Cache） 3.4 三级存储系统 体系结构的改进 冯?诺依曼机的改进： 目的：存放计算机系统中所需要处理的程序与数据 。 主存储器：用以存放正在运行的程序与数据 。 辅助存储器：存放等待运行的程序与数据。 通用寄存器组：是存放那些最经常用到的数据。 存储系统：两个或两个以上的速度、容量、价格不同的存储器采用硬件，软件或软、硬件结合的办法联接成一个系统。 3.1 存储系统原理 计算机存储系统 三个基本参数 存储容量S： 以字节数表示，单位为B、KB、MB、GB、TB等。 存储器速度T： 存储器访问周期。 存储器价格C： 表示单位容量的平均价格。 存储系统的目标 目标：大容量；高速度；低价格 存储系统中存储器件现状： 与CPU速度相比，存储器速度较低，目前已成为计算机系统速度性能瓶颈。 当前电子技术发展，存储器器件有： （1）容量越大，速度越低，反之亦然； （2）速度越高，价格越高； 存储系统的层次结构 距离CPU越近的存储器容量越小，速度越高。 最常使用的数据在M1中，其次在M2中，依 次类推，最少使用数据在Mn中。靠近CPU存储器中的数据一般是其下一层存储器中数据的子集。 存储系统的基本特征 包含性：在小容量的存储器中，一定能在较大容量存储器中找到所存信息的副本。 一致性：当副本被修改，要求各存储器保持同一信息的一致性。 存储系统设计 存储系统的设计目标： M1的速度，Mn的容量和价格。 层次存储系统的设计依据： 程序局部性原理。 层次存储系统的工作过程： CPU访存时，首先访问M1 ，若不能发现所需数据，进而访问M2，并把所需数据调入M1。若仍不能发现数据，接着访问Mi，依次类推，直至Mn。 层次结构存储器的应用（1） CACHE—主存储器结构 为了提高主存速度，使主存和CPU速度匹配。一般用硬件实现。 层次结构存储器的应用（2） 主存储器—辅助存储器结构 为了弥补主存的容量不足,采用虚拟存储技术。用软件或软件和硬件结合的方法实现。 层次存储器性能参数（二层结构） 设存储系统的二个层次为：M1和M2， M1和M2的容量为：S1、S2 访存时间为：T1、T2 每位价格为：C1、C2 平均价格为： 当S1S2时，C=C2。 层次存储器性能参数（二层结构） 命中率H：(CPU访问存储系统时，在M1中找到所需数据的概率。 设访问M1和M2的次数为N1和N2,则： 不命中率或失效率F为在M1中不能发现所需数据的概率： F = 1-H 层次存储器性能 一级Cache的不足： 其命中率不可能达到要求的0.999。 多级Cache：通常采用两级或三级Cache。 如通用寄存器等，提高数据的重复利用率。 实际应用中还是很难满足需求。 预取技术 不命中时，在数据从主存中取出送往CPU时，把主存中临近几个单元的数据（称为一个数据块）取出送入CPU。利用了程序的局部性原理。 设 n：Cache的块大小与数据块重复使用次数的乘积， H：原来的命中率， H’：采用预取技术后的命中率。 如Cache块大小为4个字，预取到Cache中的数据的重复利用率为5次，Cache原来的命中率为0.8，那么采用预取之后的命中率H’为0.99。 频带平衡 频带宽度：单位时间内所能访问的数据量。 问题：存储器与CPU的访问速度不匹配。存储器访问的速度能否跟上系统的要求，是影响整个计算机系统性能的极为重要的关键问题，也是系统结构设计者的主要问题。 有三种途径来解决这个问题： 多个存储器并行工作：并行访问和交叉访问 设置各种缓冲存储器：如先行缓冲栈，包括预取指令缓冲栈、操作数先行缓冲栈等 采用存储系统：如Cache存储系统 并行访问存储器 基本思路：通过设置多个存储模块，使在一个存取周期内可以访问多个数据，以此提高存储器的速度。 三种方法实现并行存储器： 并行访问存贮器 交叉访问存储器 无访问冲突存储器 并行访问存储器 并行访问存储器——评价 优点：简单、容易。 缺点：访问的冲突大。 主要冲突： 取指令冲突（条件转移，转移成功，随后取出指令无用） 读操作数冲突（需要的多个操作数不一定都存放在同一个存储字中，否则可能需要多次读出） 写数据冲突（必须凑齐n个数才一起写入存储器，否则影响频带宽度） 读写冲突（要读出的一个字和要写入的一个字处在同一个存储字内时，无法在一个存储周期内完成）。 多体并行交叉访问存储器 高位交叉访问存储器 低位交叉访问存储器