基于FPGA地8位加法器技术.docVIP

大连理工大学 基于FPGA的8位加法器设计 学 院（系）： 软件学院 专 业： 软件工程 姓 名： 学 号： 姓 名： 学 号： 指 导 教 师： 评 阅 教 师： 完 成 日 期： 2014/6/12 大连理工大学 Dalian University of Technology 摘 要 加法器是数字系统中的基本逻辑器件，可以直接实现加法操作，，也可组合构成实现减法器和硬件乘法器加法器可随是否有低位输入分为半加器和全加器 而当今社会的FPGA也已经表现出了VHDL语言更是大放异彩，VHDL语言FPGA的再ModelSim进行功能仿真验证过程中我们FPGA有了深刻的认识和全面的学习。 关键词： FPGA；加法器；VHDL语言ModelSim ； 目录 摘 要 2 设计原理 4 实现框图 4 2.1四位加法器的实现框图 4 2.2减小运算的延迟 5 2.3八加法器的实现框图 6 设计过程 6 3.1??设计思路 6 3.2??四位二进制并行加法器的设计 6 3.3??四位并行加法器波形