单片机读写FPGA内部构建的双口RAM2010年1月14日.docVIP

下载本文档

2
0
约6.84千字
约 7页
2018-06-09 发布于河北
举报
版权申诉

单片机读写FPGA内部构建的双口RAM2010年1月14日.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

单片机读写FPGA内部构建的双口RAM2010年1月14日

请教：单片机读写FPGA内部构建的双口RAM ?单片机通过P0,ALE,RD,WR与FPGA连接（总线连接方式），我的具体做法是在FPGA内开辟n(0~255)个寄存器,用其中一个寄存器端口映射双口RAM的Qout[7..0]，在读写操作时单个地址没有问题，单当对RAM地址累计、写入或读出多个字节时出现问题。 ??请教有没人做过类似的项目，请赐教。谢谢！！　 2010-01-14,10:32:39 资料邮件回复引用回复 ??↑↑???↓↓ 编辑删除【1楼】 dzf2222 积分：6派别：等级：------来自：我的VHDL语句如下： ?? library?ieee; use?ieee.std_logic_1164.all; use?ieee.std_logic_unsigned.all; use?ieee.std_logic_arith.all; entity?Registers?is ??port( ?????CSFPGA??????:??in??std_logic;? ?????Reset_N?????:??in??std_logic;?????????????????????????? ?????Clk50M??????:??in??std_logic;??????????????????????????????????????????? ?????ALE?????????:??in??std_logic;????????????????????????? ?????RD??????????:??in??std_logic;??????????????????????????????? ?????WR??????????:??in??std_logic;????????????????????????????? ?????DataToMCU???:??out?std_logic_vector(7?downto?0);??????? ?????DataFromMCU?:?in??std_logic_vector(7?downto?0);???????????????????????????????????????????????????????????????????? ?????MemRdClk????:?out?std_logic; ?????ErrData_R?????:?in??std_logic_vector(7?downto?0);?????--记录的出错点相对位置信息? ?????ErrData_G?????:?in??std_logic_vector(7?downto?0);?????--记录的出错点相对位置信息 ?????ErrData_B?????:?in??std_logic_vector(7?downto?0);?????--记录的出错点相对位置信息?????????????????????????????????? ?????--RdReq???????:?out?std_logic;?????????????????????????--读记录出错点位置信息RAM请求,实际未使用????????????????????????????????? ?????RdAddr??????:?out?std_logic_vector(10?downto?0);?????--读地址????????????????????????????????????????????????????? ?????ED_StartOut?:?out?std_logic;?????????????????????????--从MCU来的检测命令?? ?????ED_ModeEn???:?in??std_logic:=0;????????????????????--‘1’?检测模式????????????????????????????????????????? ?????ED_ACK??????:?in??std_logic;?????????????????????????--握手确认FSM已经收到检测命令???????????????????????????????? ?????PixelCnt????:?out?std_logic_vector(9?downto?0)???????--需要检测的段数量??????????????????????????????????????????? ??); end?Registers; architecture?syn?of?Registers?is signal?ALE_in