EDA技术P8-VHDL语言深入.pptVIP

课堂练习1 要求：使用LOOP语句实现七人表决器设计。 提示：可采用LOOP语句，每循环一次判断一次按键按下与否，并进行计数，循环7次后得到一个数值，当此数值大于3时通过，否则不通过。 课堂练习2 利用选择信号赋值语句实现数码管段码译码模块设计，即根据输入4位的数值，选择输出对应的段码。 4. 实验三程序编写 实验名称：4位数码管显示实验 说明：采用动态扫描方式，实现4位数码管显示。将输入的16位二进制数，每4位一组，分别显示到4个数码管上（0~F）。 提示：段码、位码分别扫描输出，某个管的位码有效期间，将其对应的段码输出，各位码依次有效，就能实现循环扫描显示。 MIT Press 简介 5. Concurrent Code P70 5.1 Concurrent versus Sequential 5.2 Using Operators 5.3 WHEN (Simple and Selected) 5.4 GENERATE 5.5 BLOCK 5.6 Problems 【例2-15】 ENTITY sort4 is GENERIC (top : INTEGER :=3); PORT (a, b, c, d : IN BIT_VECTOR (0 TO top); ra, rb, rc, rd : OUT BIT_VECTOR (0 TO top)); END sort4; ARCHITECTURE muxes OF sort4 IS PROCEDURE sort2(x, y : INOUT BIT_VECTOR (0 TO top)) is VARIABLE tmp : BIT_VECTOR (0 TO top); BEGIN IF x y THEN tmp := x; x := y; y := tmp; END IF; END sort2; BEGIN PROCESS (a, b, c, d) VARIABLE va, vb, vc, vd : BIT_VECTOR(0 TO top); BEGIN va := a; vb := b; vc := c; vd := d; sort2(va, vc); sort2(vb, vd); sort2(va, vb); sort2(vc, vd); sort2(vb, vc); ra = va; rb = vb; rc = vc; rd = vd; END PROCESS; END muxes; B 函数调用 RETURN; -- 第一种语句格式 RETURN 表达式； -- 第二种语句格式 【例2-16】 PROCEDURE rs (SIGNAL s , r : IN STD_LOGIC ; SIGNAL q , nq : INOUT STD_LOGIC) IS BEGIN IF ( s =1 AND r =1) THEN REPORT Forbidden state : s and r are quual to 1; RETURN ; ELSE q = s AND nq AFTER 5 ns ; nq = s AND q AFTER 5 ns ; END IF ; END PROCEDURE rs ; 2、VHDL语言的顺序语句 2.9 RETURE语句 例2-17】 FUNCTION opt (a, b, opr :STD_LOGIC) RETURN STD_LOGIC IS BEGIN IF (opr =1) THEN RETURN (a AND b); ELSE RETURN (a OR b) ; END IF ; END FUNCTION opt ; 2.10 空操作语句 CASE Opcode IS WHEN 001 = tmp := rega AND regb ; WHEN 101 = tmp := rega OR regb ; WHEN 110 = tmp := NOT rega ; WHEN OTHERS = NULL ; END CASE ; ??? ?? ???? ?? ?? 并行信号赋值语句(Concurrent Signal Assignments)。 进程语句(Process Statements)。?? 块语句(Block Statements)。 条件信号赋值语句(Selected Sig