- 1、本文档共18页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第九章 硬件描述语言简介PPT
第九章* 硬件描述语言简介 ;二、本章内容;1、重点掌握的知识点;9.1 概述; 硬件描述语言主要用于编写设计文件,在EDA工具中建立电路模型。
硬件描述语言发展至今已有30年的历史,已经成功地应用于电子电路设计的各个阶段:建模、仿真、验证和综合等 。
VHDL和Verilog HDL是目前两种最常用的硬件描述语言。
除了这两种最流行的硬件描述语言外,随着系统级FPGA以及系统芯片的出现,软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越趋向于与系统设计和软件设计相结合。;一、基本程序结构;模块的基本语法结构如下:;二、 词法构成;2、操作符;
-132 表示负的整数132 无位宽的十进制
[size]’base value 定义位宽和进制;4、字符串;三、 模块的两种描述方式;9.3 用Verilog HDL描述逻辑电路的实例;//对4位串行进位加法器的顶层结构的描述;CI; module onebit_fulladd (A,B,CI, Sum, Cout);
//1位全加器模块名称和端口名
input A,B,CI;
output Sum,Cout;
wire Sum_temp,C_1,C_2,C_3; //定义模块内部的连接线
xor
XOR1(Sum_temp,A,B),
XOR2(Sum,Sum_temp,CI); //两次调用异或门实现Sum=A⊕ B⊕ CI
and //调用3个与门AND1,AND2,AND3
AND1(C_1,A,B),
AND2(C_2,A, CI),
AND3(C_3,B, CI);
or
OR1(Cout,C_1,C_2,C_3);
//调用或门实现Cout=AB+A(CI)+B(CI)
endmodule //结束 ;本章小结
文档评论(0)