可编程逻辑器件复习课件.pptVIP

下载本文档

5
0
约4.29千字
约 60页
2018-06-17 发布于河南
举报
版权申诉

可编程逻辑器件复习课件.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

教材：EDA技术实用教程-VHDL版可编程逻辑器件复习第一章概述第一章概述第一章概述第一章概述第一章概述第一章概述第一章概述 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章试题类型 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法：组合逻辑电路的设计时序逻辑电路的设计相关程序见书中例题及5个仿真实验库：WORK库（工作库）和资源库程序包：子程序： * 1. 可编程逻辑器件的主流器件是：FPGA/CPLD 2.常用的硬件描述语言(HDL)：VHDL、Verilog HDL、 System Verilog和System C。 3.自顶向下设计：一种逐步求精的设计程序的过程和方法。对要完成的任务进行分解，先对最高层次中的问题进行定义、设计、编程和测试，而将其中未解决的问题作为一个子任务放到下一层次中去解决。这样逐层、逐个地进行定义、设计、编程和测试，直到所有层次上的问题均由实用程序来解决，就能设计出具有层次结构的程序。　　按自顶向下的方法设计时,设计师首先对所设计的系统要有一个全面的理解。然后从顶层开始,连续地逐层向下分解,直到系统的所有模块都小到便于掌握为止。 4.VHDL的自顶向下设计流程： 5. EDA：EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。 EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，