数字逻辑技术CHAP3.pptVIP

第3章 组合逻辑电路的优化实现 【课前思考】 【学习指南】 3.1 组合逻辑电路的特点与优化实现 3.2 单输出函数和多输出函数 3.3 多级逻辑电路的综合 3.4 组合逻辑电路积木块 3.5 组合逻辑电路中的竞争和险象 3.6 解题示例 【本章小结】 3.1 组合逻辑电路的特点与优化实现 组合逻辑电路的特点： 组合逻辑电路的输出仅取决于当前的输入 。 组合逻辑电路优化实现的步骤： 目标电路的原始描述：真值表、卡诺图、逻辑表达式、逻辑图以及硬件描述语言源代码等。 逻辑化简：与可用资源无关的优化。 从电路的原始描述提取逻辑函数并加以优化。 物理映射：与可用资源相关的优化实现，资源包括： 基本门电路 宏单元 可编程逻辑器件（CPLD或 FPGA） 此过程也称为适配（fitting）。 与资源相关的优化实现 例3.1 以基本的逻辑门为可用资源，用“与-或”二级电路实现下述函数： 与资源相关的优化实现（续） 例3.2 以基本的逻辑门为可用资源，用“与-或”二级电路实现下述函数： 3.2 单输出函数和多输出函数 单输出函数和多输出函数（续） 单输出函数和多输出函数（续） 单输出函数和多输出函数（续） 例3.4 7段数码显示器 7 段数码显示器分为两种： 高电平使相应线段点亮； 低电平使相应线段点亮； 本例假定所用7 段数码显示器为前者，即 高电平使相应线段点亮； 如果所用7 段数码显示器为后者，则下页所示真值表需要改变。 设计结果也会不同。 7段数码显示器（续） 7段数码显示器（续） 7段数码显示器（续） 7段数码显示器（续） 7段数码显示器的VHDL功能描述 7段数码显示器的VHDL功能描述（续） 7段数码显示器的VHDL功能描述（续） 7段数码显示器的功能模拟波形 3.3 多级逻辑电路的综合 多级逻辑电路的综合（续） 利用香农展开定理实施功能分解： 每展开一次， 子函数中的变量减少一个。适合于简化多变量布尔函数。 例3.6 对下述5变量函数 f 施加香农展开（相对于变量x 5） 香农展开定理的应用 香农展开定理的应用（续） 香农展开定理的应用（续） 例3.9 用 4 输入LUT 实现 5 输入逻辑函数 f (x1, x2, x3, x4, x5)。 3.4 组合逻辑电路积木块 多路选择器： 例 3.7 设计一个4选1多路器 4选1多路器（续） VHDL代码： 4选1多路器（续） 功能模拟波形： LUT实现举例 用2选1多路器构建一个4 输入查找表LUT 编码器 编码器或译码器都可以归结为代码变换 可依照此原理编写同类问题的VHDL代码。 例 3.10 设计一个4到2编码器 编码器（续） 编码器（续） 功能模拟波形： 优先编码器 例3.11 设计一个4到3优先编码器。 输入信号的优先级由高到低依次为（x3, x2, x1, x0）， 输出信号 y1y0 是编码结果。 按照取值为1的诸输入信号中优先级最高者编码。 输出信号v是编码是否有效的标志，若所有输入信号取值皆为0，则用 v = 0 指明输出信号 y1y0 所代表的编码无效；否则 v = 1 。 优先编码器（续） 优先编码器（续） VHDL代码中语句的选择： IF-ELSIF语句中各分支出现的先后顺序，体现各分支的优先级排序， 使用IF-ELSIF语句描述优先编码器的功能，是最合理的选择。 功能模拟波形： 优先编码器（续） 优先编码器的应用举例: 计算机的中断系统中，需要一个判别优先级的仲裁器。 假定有4个设备共享同一资源，x i 代表设备i 的请求， 仲裁器根据请求信号（x3,x2,x1,x0）的状况，指明哪一个设备可以使用共享资源。 输出信号 y1y0 代表被授权使用共享资源的设备码， 输出信号 v 则指明 y1y0 所示设备码是否有效。例如， 当 x3x2x1x0 = 0111时，v = 1表示设备码y1y0有效。 y1y0 = 10表明设备2被授权使用共享设备；此时虽然设备1和设备0也发出了请求，但因他们的优先级比较低，而未获得授权。 当 x3x2x1x0 = 0000时，v = 0表示设备码y1y0无效，因为此时没有任何设备发出申请。 译码器 例3.12 设计一个2到4的二进制译码器。 - - （例3.10 的逆过程） 译码器（续） 译码器（续） 功能模拟波形： 数值比较器 例3.13 设计一个数值比较器。 输入信号 a(3..0)和 b(3..0)分别是2个