ch10 数模及模数转换.pptVIP

P388 10.1 概述 10. 2 D / A 转换 倒T形电阻网络单片集成D / A转换器CB7520（AD7520） P397 10. 2. 4 D/A转换器的转换精度和转换速度 10. 3 A / D 转换器 ( ADC ) 取样-保持器输入输出波形图： P403 10. 3. 2 直接A/D转换器 P407 10. 3. 4 间接A/D转换器 计算机数据采集原理简介A/D转换器内部组成 计算机数据采集原理简介(续)A/D转换器与计算机的连接 习 题 划分量化电平的两种方法 模拟电子开关S在采样脉冲CPS的控制下重复接通、断开的过程。S接通时，ui(t)对C充电，为采样过程；S断开时，C上的电压保持不变，为保持过程。在保持过程中，采样的模拟电压经数字化编码电路转换成一组n位的二进制数输出。 A/D转换的基本原理 直接A/D转换器能把输入的模拟电压直接转换为输出的数字量而不需要经过中间变量。 并联比较型ADC 反馈比较型ADC 一、并联比较型ADC ? 电路如左图所示， 它由三部分组成：电压比较器、寄存器、代码转换电路。 0~VREF 优点：转换速度快。 缺点：需要很多的电压比较器和触发器。 逻辑状态关系表 根据以上真值表得到代码转换器的组合逻辑电路 寄存器状态 VREF vi 13VREF / 15 13VREF / 15 vi 11VREF / 15 11VREF / 15 vi 9VREF / 15 9VREF / 15 vi 7VREF / 15 7VREF / 15 vi 5VREF / 15 5VREF / 15 vi 3VREF / 15 3VREF / 15 vi VREF / 15 VREF / 15 vi 0 Q7 d2 d0 d1 数字量输出 输入电压 vi 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 1 1 1 0 1 1 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 Q6 Q5 Q4 Q3 Q2 Q1 二、逐次渐近型ADC P405 逐次渐近型A/D转换器的电路结构框图 转换的基本原理 转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被D/A转换器转换成相应的模拟电压vo，送到比较器中与vi进行比较。若vo＞vi，说明数字过大了，故将最高位的1清除；若vo＜vi，说明数字还不够大，应将这一位保留。然后，再按同样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。 3位逐次渐近型A/D转换器的电路原理图 　　转换开始前，先使Q1=Q2=Q3=Q4=0，Q5=1，第一个CP到来后，Q1=1，Q2=Q3=Q4=Q5=0，于是FFA被置1，FFB和FFC被置0。这时加到D/A转换器输入端的代码为100，并在D/A转换器的输出端得到相应的模拟电压输出vo。vo和vi在比较器中比较，当若vi＜vo时，比较器输出vB=1；当vi≥vo时，vB=0。 　　第二个CP到来后，环形计数器右移一位，变成Q2=1，Q1=Q3=Q4=Q5=0，这时门G1打开，若原来vB=1，则FFA被置0，若原来vB =0，则FFA的1状态保留。与此同时，Q2的高电平将FFB置1。 　　第三个CP到来后，环形计数器又右移一位，一方面将FFC置1，同时将门G2打开，并根据比较器的输出决定FFB的1状态是否应该保留。 　　第四个CP到来后，环形计数器Q4=1，Q1=Q2=Q3=Q5=0，门G3打开，根据比较器的输出决定FFC的1状态是否应该保留。 　　第五个CP到来后，环形计数器Q5=1，Q1=Q2=Q3=Q4=0，FFA、FFB、FFC的状态作为转换结果，通过门G6、G7、G8送出。 工作原理 设原理电路为8位A/D转换器，vi=6.84V，其中D/A转换器基准电压VREF=10V。 t 5.0000 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 1 0 1 1 1 1 6.835937 9 8 7 6 5 4 3 2 1 0 vO’ 转换时间=80uS 7.5000 常用集成逐次比较型A/D转换器有ADC0808/0809（8位）、AD575（10位）、AD574A（12位） 这种A/D转换器具有转换速度较快、精度高等特点。 启