PPT_4A80X86CPU与主存储器.ppt

Shanghai Maritime University 计算机的基本工作主要体现为执行指令。 指令系统或指令集：指令格式、寻址方式、指令类型与功能。 相对微体系结构层，指令系统层是一个抽象的层次，它是硬件和软件之间的接口，其主要特征就是指令系统。 4.1.1 8086/8088 CPU 8086 CPU内部结构如下图所示: 一个ALU（ 16位） 一组通用寄存器（ 16位） 暂存器 标志寄存器（ 16位） EU控制器 一组段寄存器 指令指针 指令队列（6字节，8088是4字节） 总线地址形成部件（ 20位） 总线控制逻辑 2. 8086主存地址的形成 2. 8086主存地址的形成 2. 8086主存地址的形成 实模式存储器寻址过程如下图所示： 段寄存器： 汇编语言源程序是分段结构（代码段、数据段…） 段基值放在段寄存器中 （2）段寄存器 在8086～80286中，有4个专门存放段基值的寄存器，称为段寄存器。它们分别是代码段CS、数据段DS、堆栈段SS和附加段ES寄存器。 每个段寄存器可以确定一个段的起始地址，而这些段则各有各的用途。代码段存放当前正在运行的程序。数据段存放当前运行程序所用的数据。堆栈段定义了堆栈的所在区域。附加段是附加的数据段，它是一个辅助的数据区，也是串处理指令的目的操作数存放区。 在80386及其后继的80x86中，除上述4个段寄存器外，又增加了2个段寄存器FS和GS，它们也是附加的数据段寄存器，所以8086～80286的程序允许4个存储段，而后继的80x86程序可允许6个存储段。 【例】 如果代码段中的程序占有8 KB存储区，数据段占有2 KB存储区，堆栈段只占有256 B的存储区，此时段区的分配如右图所示。 代码段的区域可以是02000H～03FFFH，但由于程序区只需要8 KB，所以程序区结束后的第一个小段的首地址就作为数据段的起始地址。也就是说，在这里，代码段和数据段可以重叠在一起。当然每个存储单元的内容是不允许发生冲突的。这里所谓的重叠只是指每个段区的大小允许根据实际需要来分配，而不一定要占有64 KB的最大段空间。 第3章中模型机CPU的指令之间的衔接采用串行的顺序处理方式，即必须在一条指令执行完后，才能从主存中读取下一条指令。在CPU执行指令时，系统总线与主存可能空闲，因此程序执行效率不高。 下图（a）给出了3条指令的执行过程： 8086/8088 CPU采用了指令流水线结构， 将取指令（或取操作数）-----------BIU 执行指令-------------EU的功能因此， 当EU执行某条指令时，BIU同时完成从主存中预取后继指令，两个部件并行地工作。 8086/8088 CPU的指令执行过程如图（b）所示: 1．Intel 80386 1985年 Intel公司 32位微处理器80386 它的主要性能如下： 32位地址，可直接寻址的物理存储空间为4 GB。 具有片内存储管理部件，使虚拟存储空间（逻辑地址空间）可达64 TB。 字长32位，系统总线的数据通路宽度32位。 采用多级流水线结构。 平均运算速度约为4 MIPS。 2．Intel 80486 1989年 Intel公司 相当于一个增强型的80386、一个增强型的80387、一个8 KB的高速缓存（Cache）的集成，基本上沿用了80386的体系结构，内部结构如下图: ① 总线接口部件BIU ：BIU包含地址驱动器、数据收发器、总线控制器。它是CPU与存储器及I/O设备之间的高速接口。其功能是：当取指令、取数据或写数据、响应分页部件或分段部件请求时，能有效地满足CPU对系统总线的传送要求。 ② 指令部件：它包含指令预取部件、指令译码部件、产生微命令的控制部件、高速缓存Cache。它完成预取指令、分析指令，然后产生指令所需的微命令去控制相应部件操作。 ③ 执行部件： 执行部件包含数据部件和浮点部件FPU。 数据部件包括通用寄存器、一个有乘除功能的ALU、一个64位的桶形移位器。它执行控制部件所指定的数据操作。 由于浮点部件FPU和浮点寄存器组集成在80486芯片内，缩短了FPU与处理器各部件之间的距离，因此FPU的执行速度比80386和80387组成的系统快3倍。 ④ 存储器管理部件MMU 在80486中，将存储器按段来组织，以适应用户程序的逻辑结构。段的大小可变，最大可达到4 GB。针对主存物理空间的组织，又将存储器划分为页，每页大小均为4 KB。