第6章触发器与时序逻辑电路.ppt

第6章 触发器和时序逻辑电路 §6.1 概述 §6. 2 触发器的电路结构和动作特点 基本 RS 触发器的电路结构与动作特点 6.2.2 同步RS触发器 6.2.3 主从触发器的电路结构与动作特点 6.2.4 边沿触发器的电路结构与动作特点 §6. 3 触发器的逻辑功能及其描述方法 一、RS触发器 §6.4 时序逻辑电路的分析方法 §6.4 时序逻辑电路的分析方法 §6.4 时序逻辑电路的分析方法 §6.4 时序逻辑电路的分析方法 §6.4 时序逻辑电路的分析方法 §6.4 时序逻辑电路的分析方法 §6.4 时序逻辑电路的分析方法 §6.4 时序逻辑电路的分析方法 §6.5 常用的时序逻辑电路 §6.5.1 寄存器和移位寄存器 §6.5.2 同步计数器 串行进位方式：以低位片的进位输出信号作为高位片的时钟输入信号。 M=N1×N2 （N1、N2 均小于N） 用两片同步十进制计数器接成百进制计数器（串行进位方式） Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CP 进位输出 计数输入 工作过程：两片计数器都工作在计数状态。低位片每计到9（1001）时，C端输出变为高电平，高位片的CP由1跳为0（下降沿），当下一个计数脉冲到达时，低位片的C端变为0，高位片的CP由0跳为1（上升沿），此时，高位片计数增加1。 1 0 0 0 0 0 0 0 0 1 并行进位方式：以低位片的进位输出信号作为高位片的工作状态控制信号。两片的CP输入端同时接计数输入信号。 M=N1×N2 （N1、N2 均小于N） 用两片同步十进制计数器接成百进制计数器（并行进位方式） Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CP 工作过程：每当低位片计到9（1001）时，C端输出变为1，高位片的EP和ET即为1，当下一个计数脉冲到达时，高位片为计数状态，此时，高位片计数增加1。而低位片变为0（0000）状态，其C端变为0，高位片计数状态消失。 M=N1×N2 （N1、N2 均小于N） 用两片同步十进制计数器接成百进制计数器（并行进位方式） Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CP 工作过程：每当低位片计到9（1001）时，C端输出变为1，高位片的EP和ET即为1，当下一个计数脉冲到达时，高位片为计数状态，此时，高位片计数增加1。而低位片变为0（0000）状态，其C端变为0，高位片计数状态消失。 0 0 0 1 0 0 0 0 0 并行进位方式：以低位片的进位输出信号作为高位片的工作状态控制信号。两片的CP输入端同时接计数输入信号。 M=N1×N2 （N1、N2 均小于N） 用两片同步十进制计数器接成百进制计数器（并行进位方式） Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CP 工作过程：每当低位片计到9（1001）时，C端输出变为1，高位片的EP和ET即为1，当下一个计数脉冲到达时，高位片为计数状态，此时，高位片计数增加1。而低位片变为0（0000）状态，其C端变为0，高位片计数状态消失。 1 0 0 1 0 0 0 0 1 并行进位方式：以低位片的进位输出信号作为高位片的工作状态控制信号。两片的CP输入端同时接计数输入信号。 M=N1×N2 （N1、N2 均小于N） 用两片同步十进制计数器接成百进制计数器（并行进位方式） Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CP 工作过程：每当低位片计到9（1001）时，C端输出变为1，高位片的EP和ET即为1，当下一个计数脉冲到达时，高位片为计数状态，此时，高位片计数增加1。而低位片变为0（0000）状态，其C端变为0，高位片计数状态消失。 0 0 0 0 1 0 0 0 0 并行进位方式：以低位片的进位输出信号作为高位片的工作状态控制信号。两片的CP输入端同时接计数输入信号。 M=N1×N2 （N1、N2 均小于N） 用两片同步十进制计数器接成百进制计数器（并行进位方式） Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CP 工作过程：每当低位片计到9（1001）时，C端输出变为1，高位片的EP和ET即为1，当下一个计数脉冲到达时，高位片为计数状态，此时，高位片计数增加1。而低位片变为0（0000）状态，其C端变为0，高位片计数状态消失。 1 0 0 0 1 0 0 0 0 并行进位方式：以低位片的进位输出信号作为高位片的工作状态控制信号。两片的CP输入端同时接计数输入信号。 说明：当N1、N2不等于N时，可以先将两个N进制计数器分别接成N1进制计数器和N2进制计数器，然后再以并行进位方式或串行进位方式将它们连接起来。 M=N1×N2 （N1、N2 均小于N） M≠N1×N2 思路：当M为大于N的素数时，必须采取整体置零方式或整体置