2008年软件评测师上午试题分析和解答.doc

2008年软件评测师上午试题分析与解答 试题（1） 在计算机体系结构中，CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为：MOV? R0, ＃100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是 （1） 。 （1）A．100→R0?B．100→MDR?C．PC→MAR?D．PC→IR 试题（1）分析 本题考查计算机基本工作原理。 CPU中的程序计数器PC用于保存要执行的指令的地址，访问内存时，需先将内存地址送入存储器地址寄存器MAR中，向内存写入数据时，待写入的数据要先放入数据寄存器MDR。程序中的指令一般放在内存中，要执行时，首先要访问内存取得指令并保存在指令寄存器IR中。 计算机中指令的执行过程一般分为取指令、分析指令并获取操作数、运算和传送结果等阶段，每条指令被执行时都要经过这几个阶段。若CPU要执行的指令为：MOV? R0, ＃100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是将要执行的指令的地址送入程序计数器PC，访问内存以获取指令。 参考答案 （1）C 试题（2） 现有四级指令流水线，分别完成取指、取数、运算、传送结果4步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为 （2） ns。 （2）A．6?B．8?C．9?D．10 试题（2）分析 本题考查计算机流水线基本工作原理。 流水线的基本原理是把一个重复的过程分解为若干个子过程，前一个子过程为下一个子过程创造执行条件，每一个过程可以与其他子过程同时进行。流水线各段执行时间最长的那段为整个流水线的瓶颈，一般的，将其执行时间称为流水线的周期。 参考答案 （2）D 试题（3） 内存按字节编址，地址从90000H到CFFFFH，若用存储容量为16KB×8bit的存储器芯片构成该内存，至少需要 （3） 片。 （3）A．2???B．4???C．8???D．16 试题（3）分析 本题考查计算机中的存储部件组成。 内存按字节编址,地址从90000H到CFFFFH时，存储单元数为CFFFFH－90000H＝3FFFFH，即218B。若存储芯片的容量为16K×8bit，则需218/16K=24个芯片组成该内存。 内存按字节编址? 地址从 90000H 到 CFFFFH 为? 3FFFFH*8 这样单位才为bit (1 byte = 8 bit) 16K*8bit已经为bit了 218 /214=16这样就是一除就是16了 参考答案 （3）D 试题（4） CPU中的数据总线宽度会影响 （4） 。 （4）A. 内存容量的大小????B. 系统的运算速度 C. 指令系统的指令数量???D. 寄存器的宽度 试题（4）分析 本题考查计算机组成基础知识。 CPU与其他部件交换数据时，用数据总线传输数据。数据总线宽度指同时传送的二进制位数，内存容量、指令系统中的指令数量和寄存器的位数与数据总线的宽度无关。数据总线宽度越大，单位时间内能进出CPU的数据就越多，系统的运算速度越快。 参考答案 （4）B 试题（5） 利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构形式属于 （5） 计算机。 （5）A. 单指令流单数据流（SISD）??B. 多指令流单数据流（MISD） C. 单指令流多数据流（SIMD）??D. 多指令流多数据流（MIMD） 试题（5）分析 本题考查计算机系统结构基础知识。 传统地，串行计算是指在单个计算机（具有单个中央处理单元）上顺序地执行指令。CPU按照一个指令序列执行以解决问题，但任意时刻只有一条指令可提供随时并及时的使用。 并行计算是相对于串行计算来说的，并行计算分为时间上的并行和空间上的并行。时间上的并行就是指流水线技术，而空间上的并行则是指用多个处理器并发的执行计算。 空间上的并行导致了两类并行机的产生，按照Flynn的说法，根据不同指令流-数据流组织方式把计算机系统分成4类：单指令流单数据流（SISD，如单处理机）、单指令流多数据流（SIMD，如相联处理机）、多指令流单数据流（MISD，如流水线计算机）和多指令流多数据流（MIMD，如多处理机系统）。利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构形式属于多指令流多数据流（MIMD）计???? 算机。 参考答案 （5）D 试题（6） 内存采用段式存储管理有许多优点，但 （6） 不是其优点。 （6）A. 分段是信息的逻辑单位，用户不可见 B. 各段程序的修改互不影响 C. 地址变换速度快、内存碎片少//页式存储（操作系统） D. 便于多道程序共享主存的某些段 试题（6）分析 本题考查操作系统内存管理方面的基本概念。操作系统内存管