第2章组合逻辑器件和电路 - 天主教伍華中學.ppt

第2章 组合逻辑器件与电路;2.1 集 成 逻 辑 门; 中间级是由V2、R2及R3组成的一个电压分相器。它在V2的发射极与集电极上分别得到两个相位相反的电压，以驱动输出级三极管V4、V5轮流导通。  输出级是由V3、V4、V5和R4、R5组成的一个非门。其中V5为驱动管，达林顿复合晶体管V3、V4与电阻R4、R5一起构成了V5的有源负载。输出级采用的推挽结构，使V4、V5轮流导通，输出阻抗较低，有利于改善电路的输出波形， 提高电路的负载能力。 ;图 2 - 1 典型TTL与非门电路;2) 工作原理;图 2 - 3 输入有低电平时的工作状态; 3) 电路功能 如果用逻辑“1”表示高电平(+3.6 V)， 用逻辑“0”表示低电平(+0.3V)， 则根据前面分析可知，该电路只有当输入变量A、 B、 C全部都为1时，输出才为0，实现了三变量A、B、C的与非运算： 。 因此， 该电路是一个三输入与非门。;2．集电极开路门和三态门;;图 2 - 4 OC门逻辑符号 (a) 国标符号； (b) 惯用符号; OC门的逻辑符号如图2 - 4所示。国标符号中的 表示逻辑门是集电极开路输出。  OC门之所以允许输出端直接连在一起，是因为RL的阻值可以根据需要来选取。 只要该阻值选择得当，就可保证OC门的正常工作。 RL的估算公式如下： ;其中: n为输出端直接相连的OC门的个数；  m为负载门的个数；  EC为RL外接电源的电压；  UOLmax为输出低电平的上限值；  ＵOHmin为输出高电平的下限值；  IOL为单个OC门输出低电平时输出管V5所允许流入的最大电流； ISE为负载门的短路输入电流； ; IOH为OC门输出高电平时由负载电阻流入输出管V5的电流，也称输出漏电流；  IRE为负载门输入高电平时的输入电流，也称输入反向漏电流 . OC门的有关电压、 电流参数可从集成电路手册中查到。 例如，某OC门的IOL=16 mA，ISE =1.6 mA，IOH=0.25 mA，IRE=0.05 mA，UOLmax=0.3 V，UOHmin=3.0 V，如果n=4，m=3，EC=5 V，则可计算出RLmin=420 Ω，RLmax=1740 Ω，即上拉电阻RL的取值范围为420 Ω~1740 Ω。一般而言，RL越小，速度越高，但功耗也越大，因此需要统一考虑。本例中，如果速度能够满足使用要求， 可取RL=1.5 kΩ，以便降低电路的功耗??? ; 【例2 - 1】 用OC门实现逻辑函数 。  解 , 实现电路如图2 - 5所示。显然，只有当两个OC门输出都为1时，F才为1。因此，多个OC门输出端连接在一起实现的是“逻辑与”功能。  在数字电路中，这种将多个逻辑门输出端直接连在一起实现“逻辑与”功能的方法称为“线与(WiredAND)”。 如果逻辑门输出端直接连在一起实现“逻辑或”的功能，则称为“线或(Wired-OR)”。  OC门除了可以“线与”连接外， 还可以用来驱动感性负载或实现电平转换。例如，在图2 - 5的电路中，EC=10 V时，F的输出高电平就从3.6 V变成了10 V。 ;图 2 - 5 例2 - 1电路; 2) 三态门 三态门也称TS门(ThreeState Gate)， 是在TTL逻辑门的基础上增加一个使能端EN而得到的。当EN=0时，TTL与非门不受影响， 仍然实现与非门功能； 当EN=1时， TTL与非门的V4、V5将同时截止，使逻辑门输出处于高阻状态。 因此， 三态门除了具有普通逻辑门的高电平（逻辑1）和低电平（逻辑0）两种状态之外，还有第三种状态——高阻抗状态，也称开路状态或Z状态。 三态门的逻辑符号和真值表分别如图2 - 6和表2 - 1所示。 国标符号中的倒三角形“▽”表示逻辑门是三态输出， EN为“使能”限定符，输入端的小圆圈表示低电平有效(有的三态门也可能没有小圆圈，说明EN是高电平有效)。 ;图 2 - 6 三态门的符号 (a) 国标符号； (b) 惯用符号;表2 - 1 三态门的真值表; 多个三态门的输出端可以直接相连，但与OC门线与连接明显不同的是，连在一起的三态门必须分时工作，即任何时候至多只能有1个三态门处于工作状态，不允许多个三态门同时工作，如果同时工作， 会出现与普通TTL逻辑门线与连接相