6进制计数器课程的设计.docVIP

电子技术课程设计总结报告 题 目： 6进制计数器 学生姓名： 系 别： 专业年级：电气工程及其自动化本科X班 指导教师： 201X年X月 X 日  目录 一、设计任务与要求 3 二、方案设计与论证 3 三、电路设计与参数计算 3 四、主要芯片介绍 6 五、操作过程与操作结果 9 六、安装与调试 9 七、性能测试与分析 9 八、结论与心得 9 九、参考文献 11 一、设计任务与要求 设计任务： 1、用JK触发器、与非门以及必要的门电路设计六进制计数器； 2、熟悉触发器电路的工作原理； 设计要求： 1．巩固加深对触发器、与非门和数码管的基本知识，提高综合运用电子技术知识的能力； 2．计数器具有技术功能且计数器的初始状态为Q2Q1Q0=000 3．培养参考查阅文献，独立设计、思考、钻研电子技术相关问题的能力； 4．通过实际制作安装电子线路，学会单元电路以及整机电路的调试与分析方法； 5．掌握相关电子线路工程技术规范以及常规元器件的性能技术指标； 6．掌握绘制电路图的能力； 7．培养严肃认真的工作作风与科学态度，建立严谨的工程技术观念； 8．培养工程实践能力、创新能力和综合设计能力。 二、方案设计与论证 试验要求用JK触发器设计一个6进制加法计数器，我们采用了双JK的74LS112触发器，运用JK触发器的特性方程，同时用同步时序电路来对电路进行控制。试验中的与门用74LS00来完成与门的功能，用两个与非门相接作为非门用。计数器要求每输入一次CP脉冲就进行一次加一运算，通过74LS112触发器和74LS00与非门组成的逻辑电路将输入的CP脉冲信号转化为七段数码管的显示，使数码管完成从0—5的循环显示。 方案的可行性论证： 按照实验原理图连接电路，接入电源及适合频率的CP脉冲，先将显像管清零，再相应的将接线接上高或低电平，若最终数码管以相同的周期分别从0到5输出，则该方案可行有效。 三、电路设计与参数计算 1、单元电路设计和参数计算 状态编码 按照习惯，我们取二进制的（000～101）为S0～S5的编码，于是得到下表的状态编码表（表1） 状态转换表 状态序号 状态编码 进位输出 CO Q2 Q1 Q0 S0 0 0 0 0 S1 0 0 1 0 S2 0 1 0 0 S3 0 1 1 0 S4 1 0 0 0 S5 1 0 1 1 写方程 驱动方程： JK触发器的状态方程： 该电路的时序图为 2、总原理图 3、元件清单 元件名称 主要参数 数量 74LS112 双JK触发器 2 74LS00 与非门 2 74LS48 七段数码管译码器驱动器 1 七段数码管 1 四、主要芯片介绍 JK触发器 当信号为双端输入时，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。JK触发器常被用作缓冲存储器，移位寄存器和计数器。本实验74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图所示。JK触发器的状态方程为：　Qn+1 ＝Jn＋Qn，下降沿触发JK触发器的功能如表 74LS112双JK触发器引脚排列及逻辑符号 JK触发器功能表 输???入 输? 出 D D CP J K Qn+1 n+1 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × φ φ 1 1 ↓ 0 0 Qn n 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 n Qn 1 1 ↑ × × Qn n 注：×任意态 ↓--高到低电平跳变↑--低到高电平跳变Qn（n ）现态Qn+1（n+1 ）次态φ--不定态 74LS00从属于TTL门系列它是一个内部含有四个双输入的与非门芯片其14脚接+5电压7脚接地其功能表达式可记为 当AB都为高电平1时输出为高电平0 当AB都为低电平0时输出为高电平1当AB异同时即一个为低电平0一个为高电平1时输出为高电平1其内部结构如图所示 74LS48 7段显示译码器74LS48是输出高电平有效的译码器 74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 由7448真值表可获知7448所具有的逻辑功能： （1）7段译码功能（LT=1，RBI=1） 在灯测试输入端