EDA课程的设计数字频率计.docVIP

燕山大学 EDA课程设计实验报告 数字频率计 班级： 姓名 学号： 一、实验任务及要求 1．输入为矩形脉冲，频率范围0~99MHz； 2．用五位数码管显示；只显示最后的结果，不要将计数过程显示出来； 3．单位为Hz和KHz两档，自动切换。 二、实际过程及内容 1.设计总体思路： 该实验要求有俩大部分，一是计数，二是显示。故需要俩大模块，分别是测频计数模块和扫描显示模块。测频模块测量计数一秒钟通过的脉冲次数，将数据存至寄存器，再传送给显示模块，在数码管上显示出来。 在计数部分，还要求能实现换挡，则还需要一个换挡电路。由于计数是测量的一秒钟的脉冲数，则需要两个部分，一部分用于计时一秒钟，另一部分是输入脉冲，所测量的频率，即为该脉冲的频率。 总图如图1-1： 图1-1 总电路图 图1-2 总电路图仿真波形 2. 分模块实现： （1）扫描显示模块： 图2-0 扫描显示模块 该模块分为3部分，八进制计数部分（由于是5个数码管亮，所以实际使用是五进制），4个八选一数据选择器部分，一个7448七段译码器。 由于试验箱上共有8个数码管，共用一个显示输入端，若要显示两位以上数字，需要使用扫描电路。 8进制计数部分作用，8进制的输入就是待测信号量，8进制的输出s0,s1,s2作用一决定了8位数码管中哪一个亮，作用二是决定了四个八选一数据选择器的输出，进而决定了7448的输出，从而决定数码管显示的数字。 图2-1 8进制计数器 图2-2 四个八选一数据选择器 图2-3 扫描仿真波形 （2） 测频模块： 测频模块由4大部分组成：366进制计数器，1亿进制计数器，寄存电路，换挡电路。 图2-4 366进制计数器 实验要求尽可能的准确一秒计时，试验箱中可用于计时较为准确的是366HZ档位，所以选择366进制计数器。当计数器1秒后通过366个脉冲时，将该计数器置零，同时该部分输出高电平，在进入1亿进制计数器时再转化为低电平，使1亿进制计数器停止计数，控制寄存电路储存该计数值，从而达到测频的作用。并可保证只显示最后结果而不显示计数过程。 图2-5 测频计数换挡部分 因为可测量的频率范围是0~99MHZ，所以需要1个1亿进制计数器。置零端通过一个非门与366进制计数器的进位输出端相连。又要求使用5位数码管，所以当计数器十万位的数为1时就换挡，换挡后将不显示后3位数，测试的单位由Hz变为kHz。 图2-6 1亿进制计数器 寄存电路由20个D触发器构成，输入输出分别接换挡和扫描显示部分。CLK端接366进制计数器的进位输出端，从而实现数据的存储与输出。 图2-7 寄存电路 （3） 换挡电路 图3-1 换挡门电路 换挡的要求实质是要求在Hz单位时使用1亿进制计数器的左五个74160（低五位），在KHz单位时，使用右五个74160（高五位），因此需要二选一数据选择器，将1亿进制的十万位进位输出用作换挡信号，在连接时将低位与高位依次一一对应，从而进行选择输出。 此换挡电路由20个门电路组成，实现二选一的功能。输入A接1亿进制的c0-c19，即低5位；输入B接1亿进制的c12-c31，即高5位；CO、SCO分别接1亿进制的十万位进位输出端；输出S接寄存电路D触发器的出入端。由真值表可知，当1亿进制计数器达到十万位时，此时，电路的输出等于输入B的值；达到十万位之前，电路输出等于输入A的值。 三、实验感受 最初拿到实验要求时，感觉无从下手，毫无头绪。经过仔细的查阅资料和咨询老师同学，渐渐有了思路。开始时，对各模块之间的相互联系比较困惑，但经过不断地思考，终于理解了其中奥妙。在绘完电路图之后，连接试验箱时也遇到一些麻烦，比如原电路图的不完善，导线的故障等。 本实验个人认为最大的难点或许是换挡电路，因为不仅难以思考，而且在画图连接过程中也比较麻烦。最初换挡功能的原理理解并不透彻，几次都在实验箱上实现不了，很是困惑，经过老师的指导终于“大彻大悟”，虽然测得的数据有少许误差避免不了，但自认为精确度已经足够高了。 本次的实验，是对数字电路知识的一次温故而知新，不仅对理论的理解更深一层，也增强了我的动手实践能力。通过这次实验，让我明白了只有理论与实践相结合，只有谨慎仔细认真，只有善于学习善于借鉴，才能有所发现，真正有所突破。 感谢学校给予的这次课设机会，也感谢几位老师百忙之中给予的细心解答，希望这样实习的机会能更多一些！