数字时钟基础课程的设计.docVIP

物理与电气工程学院课程设计报告 数字钟设计 姓 名 秦东各 学 号 111102098 专　　业 电气工程及其自动化 指导教师 李艾华 成 绩 日　　期 2013.4.26 数字钟设计 秦东各 （安阳师范学院 物电学院, 河南 安阳 455002） 摘要：数字钟是一种用数字电路技术实现时、分、秒计时的显示装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。 关键词：计时 自动 译码 显示 1　引言：近年来随着数字技术的迅速发展，各种中、大规模集成电路在数字系统、控制系统、信号处理等方面都得到了广泛的应用。本次课程设计的目的在于培养学生对基本电路的应用和掌握，使学生在实验原理的指导下，初步具备基本电路的分析和设计能力，并掌握其应用方法；自行拟定实验步骤，检查和排除故障 、分析和处理实验结果及撰写实验报告的能力。综合实验的设计目的是培养学生初步掌握小型数字系统的设计能力，包括选择设计方案，进行电路设计、安装、调试等环节，运用所学知识进行工程设计、提高实验技能的实践。 2　方案论证： 2.1方案一 以石英晶体振荡器为核心的数字钟设计，结构比较复杂，原理图如下: 2.2 方案二 以555定时器为核心的数字钟设计，结构比较简单，原理图如下: 从以上两种方案，很容易看出，采用方案二，电路比较简单，软件设计也比较简单，故采用了方案二。 3 结果与讨论 3.1 元器件介绍 3.11 与非74LS00 输入 输出 A B Y 0 0 1 0 1 1 1 0 1 1 1 0 3.12 十进制计数器74LS160 3.13 译码器74LS48 3.14 共阴极7段数码管 阴极接地，在相应段的阳极接上正电源，该段即会发光。LED的电流通常较小，一般均需在回路中接上限流电阻。 3 .2 数字钟总体设计 数字电子钟需要显示“时”、“分”、“秒”，它的周期为24小时，“时”采用二十四进制，“分”采用六十进制，“秒”采用六十进制。由555定时器构成的多谐振荡电路，为“秒”计时器的个位提供周期为1s的方波脉冲，“秒”计时器通过串联进位方式与“分”位、“时”位进行连接，计时器芯片为74LS160,再通过译码芯片74LS48，与数码管进行连接，对数据进行显示，总框图如图 3.3 数字钟原理设计 3.3.1 脉冲产生电路 由555多谐振荡器电路产生，两个电阻均为47K，电容分别为0.01uF，10uF 3.3.2 时间计数电路 一般采用10进制计数器如74HC290、74HC390、74LS160等来实现时间计数单元的计数功能。本次设计中选择74LS160。 秒个位计数单元为10进制计数器，无需进制转换1Hz秒输入即可。 秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图所示 十进制-六进制转换电路 分与秒计数单元相同；但是，整个时计数单元应为24进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。 3.3.3 校时电路 数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。 实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时