精品PPT语法要点详细讲解课件.ppt

语法要点详细讲解 ;语法详细讲解 Verilog测试模块的编写;语法详细讲解 用Verilog设计的步骤;语法详细讲解 测试平台的组成;语法详细讲解 并行块;语法详细讲解并行块;语法详细讲解强制激励; #20 deassign top.dut.fsml.state_reg; end force 和 release 用于寄存器类型和网络连接类型（例如：门级扫描寄存器的输出）的强制赋值，强制改写其它地方的赋值。 initial begin # 10 force top.dut.counter.scan_reg.q=0; # 20 release top.dut.counter.scan_reg.q; end 在以上两个例子中，在10到20 这个时间段内，网络或寄存器类型的信号被强制赋值，而别处对该变量的赋值均无效。 force的赋值优先级高于assign。 如果先使用assign，再使用force对同一信号赋值，则信号的值为force所赋 的值， ;语法详细讲解强制激励;虽然有时在设计中会包含时钟，但时钟通常用在测试模块中。下面 三个例子分别说明如何在门级和行为级建立不同波形的时钟模型。 [例1] 简单的对称方波时钟：;[例2]简单的带延迟的对称方波时钟：;[例3]. 带延迟、头一个脉冲不规则的、占空比不为1的时钟：;[例2]简单的带延迟的对称方波时钟：;语法详细讲解怎样使用任务;语法详细讲解怎样使用任务;语法详细讲解怎样使用任务;语法详细讲解存储建模;存储器建模必须注意以下两个方面的问题： 声明存储器容量的大小。 明确对存储器访问操作的权限。 例如：指出可以对存储器做以下哪几种操作： 1）只读 2）读写 3）同步读写 4）多次读，同时进行一次写 5）多次同步读写，同时提供一些方法保证一致性 ;`timescale 1ns/10ps module myrom(read_data,addr,read_en_); input read_en_; input [3:0] addr; output [3:0] read_data; reg [3:0] read_data; reg [3:0] mem [0:15]; initial $readmemb(“my_rom_data”,mem); always @ (addr or read_en_) if(!read_en_) read_data=mem[addr]; endmodule ;语法详细讲解简单ROM建模;语法详细讲解简单RAM建模;语法详细讲解简单RAM建模;例： module scalable_ROM (mem_word, address); parameter addr_bits=8; //size of address bus parameter wordsize=8; //width of a word parameter words=(1addr_bits); //size of mem output [wordsize:1] mem_word; //word of memory input [addr_bits:1] address; //address bus reg [wordsize:1] mem [0 : words-1]; //mem declaration //output one word of memory wire [wordsize:1] mem_word=mem[address]; endmodule;语法详细讲解存储量可变的只读存储器建模; 可以在初始化块中用一个循环或系统任务把初始数据存入存储器的每个单元。 使用循环把值赋给存储器数组。 for(i=0;imemsize;i=i+i)