嵌入式系设计高级技术.pptVIP

毛衣加有0.5%的导电纤维 布局布线引起的问题 嫦娥一号任务控制软件：一百万行代码 根本思想：冗余设计 6自由度电气传动系统 双机热备，服务器集群，容错计算机（昂贵） 卫星发射中心测控中心计算机系统，是以两台Alpha server4000 5/400计算机为服务器所组成的硬件双工结构，两台计算机在Open VMS操作系统平台运行相同的实时应用软件，执行相同的任务程序。这种结构，从本质上讲是一种在硬件层次上的双机热备份系统。 同构双工、异构双工（容错：计算机不同、操作系统不同、任务软件来自两个开发组但功能相同） 门禁系统模式（看门狗）、传动器-监视器模式 例如由于IP V4协议本身的问题，很难防止DDOS攻击，需要借助硬件完成 低功耗设计，传授设计技巧 异步CPU，功耗极低；野战个人通信设备 Pall=Pd+Ps 动态功耗：Pd=V^2*f*C；静态功耗：Ps=V*I 半导体工艺主要有TTL工艺和CMOS工艺 尽量采用输出为高的原则，传送电压信号而非功率信号；而驱动LED则相反，因为LED为功率器件 微机待机方式就是掉电工作模式（信息保存在内存中，内存维持供电，重启最快） 微机休眠方式也是掉电工作模式（信息保存在硬盘中，内存无需供电，重启快） 实时时钟频率一般为32.768KHz Half 煤气表更换电池问题，6个月一换，自己不能换，需要用管理卡倒数据，否则数据丢失 无线传感器能耗问题 防空导弹：尾追攻击?迎向攻击 子弹测速：采样速率20ms?采样速率1ms 4 DRM接收机的分析 各功能模块的基本单位 符号Symbol（码元） 就是一个不可分割的基本传输单元 信道解调以符号（码元）为基本单元进行工作 帧Frame DRM数据发送和接收的基本单元为帧，一帧的时间为400ms 纠错解码和信源解码就是以帧为单元进行工作 一帧由若干符号组成 A、B模式：15个符号 A、B模式每个符号持续时间为26.67ms 4 DRM接收机的分析（续） 测试计算机配置 CPU：P4 2.8GHz；内存1GHz 图形说明 下图中，横轴表示符号序列，纵轴表示每个符号的执行时间（单位ms） 中间的数据表示正常解码，首部数据表示同步捕获，尾部数据表示再次同步捕获 总计算量 估算约1000MOPS 4.1 总执行时间 4.2 输入数据重采样时间 4.3 频率、时间同步捕获时间 4.4 OFDM解调时间 4.5 帧同步、频率跟踪时间 4.6 信道估计、定时跟踪时间 4.7 纠错解码时间 4.8 声音译码时间 4.9 FFT累计时间 4.10 Viterbi译码时间 4.11 扣除Viterbi和声音译码的总时间 时 间 模 块 最坏执行时间（ms） 平均执行时间（ms） 占总时间的比例 整个模块 27.00 3.66 100.0% 输入数据重采样 0.20 0.19 5.1% 频率时间同步捕获 2.00 0.25 5.9% OFDM解调 0.01 0.01 0.3% 帧同步频率跟踪 0.30 0.19 5.1% 信道估计定时跟踪 1.80 1.52 41.4% 纠错解码 19.00 1.17 32.0% 声音译码 6.00 0.31 8.4% FFT累计 0.15 0.09 2.5% Viterbi译码 16.20 0.97 26.6% 4.12 结论 采用单CPU的SoC设计 从上面的分析，Viterbi译码必须采用硬件实现，声音译码建议硬件实现 FFT不需要硬件加速，但应该实现专用乘加指令，以加速乘累加计算，这样滤波和其它信号处理计算都可以受益 采用双CPU的SoC设计 则建议信道解调采用DSP实现 纠错解码和声音译码采用普通CPU实现，此时无需硬件加速，能满足要求 Complex SoC architecture 课堂演示： 5 典型DRM接收机 5.1 CT DRM接收机 5.2 TI DRM处理芯片 5.3 模拟前端A/D+PC机 5.4 模拟前端+声卡+PC机 5.1 CT DRM接收机 5.1 CT DRM接收机（续） 5.2 TI DRM处理芯片 基于TMS320DRM300-350的模块RS500 5.3 模拟前端A/D+PC机 架构 5.3 模拟前端A/D+PC机 模拟前端——USB接口 5.3 模拟前端A/D+PC机 接收软件（解调+译码） 5.4 模拟前端+声卡+PC机 5.4 模拟前端+声卡+PC机 RX-350D Receiver - only $1199! 模拟前端（收音机） 经验：板子加电前，用万用电表测试电源和地是否短路；电源电路的问题；复位电路的问题；中断的问题等 上海天文台作为嫦娥一号的测控站点竟然断电一个多小时，电力公司声称天文台非特级保电单位。 乌鲁木齐、北京、云南、上海天文台利用VLBI技术完成“嫦娥一号