第2节：单片机系统结构.ppt

第二章 51单片机系统结构 8051内部结构与引脚功能 1 8051硬件组成结构 1.1 MCS-51单片机包含的功能部件 8位CPU 振荡器和时钟电路（20MHz） 128字节的片内数据存储器RAM 4K字节片内程序存储器ROM 可寻址扩展的外部程序存储器和数据存储器各64K 21个特殊功能寄存器SFR 32线双向，可独立寻址的并行I/O口 1个全双工串行I/O口 2个16位定时计数器 5个中断源，2级中断优先级 具有较强的位处理（布尔）能力 1.2 8051单片机引脚说明 主电源引脚：Vss; Vcc 外接晶振或外部振荡器引脚: XTAL1; XTAL2 控制，选通或电源复用引脚: RST/VPD; ALE/PROG; PSEN; EA/VPD 多功能I/O口引脚: P0; P1; P2; P3口 复位的作用 ①得到一个可知的上电状态; ②工作时可随时重新初始化硬件，重新开始; ③协调多个器件同步工作; ④电源稳定后再工作，靠复位来确定单片机开始工作; ⑤在上电后控制程序开始的准确时间; RST/VPD脚还可在主电源掉电时，从该引脚向内部数据存储器RAM供电（只向数据存储器供电，单片机其它部件均已断电），使内部数据存储器的值保持不变。 注意：VPD必须在主电源撤消前引入 P0口－（32－39脚）：作I/O口时为8位漏极开路的I/O端口，当单片机访问外部存储器时为低8位地址总线和数据总线的复用总线。 P1口－（1－8脚）：8位准双向并行I/O端口。(guangxin) P2口－（21－28脚）：作I/O口时为8位准双向I/O端口，当单片机访问外部存储器时，作高8位地址总线。 P3口－（10－17脚）：做I/O口时，为8位准双向I/O端口；每一位还有第二特殊功能，具体功能如下： P3.0－（10脚）RXD：串行数据接收端。 P3.1－（11脚）TXD：串行数据发送端。 P3.2－（12脚）INT0：外部中断0请求端，低电平有效。 P3.3－（13脚）INT1：外部中断1请求端，低电平有效。 P3.4－（14脚）T0：定时计数器0外部时钟输入端。 P3.5－（15脚）T1：定时计数器1外部时钟输入端。 P3.6－（16脚）WR：外部数据存储器写选通信号，低电平有效。 P3.7－（17脚）RD：外部数据存储器读选通信号，低电平有效。 1.3 MCS-51单片机内部结构 1.4 MCS51单片机专用寄存器 课 外 作 业 当8051振荡脉冲频率为12MHz时，请分别计算时钟周期、ALE周期（无MOVX指令）、机器周期的大小，以及执行一条单字节双周期所用的时间？ 1.6 并行I/O口结构 并行I/O口的共同特点: ① 并口与数据存储器统一编址，作为数据存储器的特殊功能寄存器来访问,寄存器名分别为：P0、P1、P2、P3； ② P0、P1、P2、P3各对应8个I/O口，8051共有32位I/O口； ③ P0、P1、P2、P3均可作准双向I/O口用，同时在单片机扩展外部存储器时，P0口还可作低8位地址和数据总线，P2口还可作高8位地址总线，P3口还具有第二特殊功能； ④ P0、P1、P2、P3均由锁存器、输出驱动电路和输入缓冲器组成。 1.6.1 P0口内部结构 P0口用于低8位地址/数据复用总线时，可用于扩展外部程序存储器和外部数据存储器。 1. 输出地址和数据时，控制线＝1，MUX与地址和数据总线相连，锁存器和引脚断开，锁存器的值不影响引脚电平； 2. 输入数据时，控制线＝0，MUX与锁存器相连，此时CPU将自动向P0口输出0FFH，T1和T2均关断，输出驱动电路由于处于高阻状态，不影响输入。 在访问P0口时存在两种访问情况：一种是访问锁存器，一种是访问引脚，在写P0口时写锁存器和写引脚是一致的，其实质都是写锁存器；但在读P0口时，读锁存器和读引脚就不一样了，因为锁存器和引脚的值有时是不同的。 读引脚指令 → 读引脚操作 读修改写指令 → 读锁存器操作 （课本21页有读修改写指令的举例） 1.6.2 P1口内部结构 1.6.3 P2口内部结构 P2口用于高8位地址总线