第七节-存储器.ppt

作业一： 7.4 7.7 7.8 7.9 7.11 7.14 作业二： 7.7 7.9 7.12 补充题： 1。用ROM设计一个8位二进制自然码到8位格莱码转换器，试说明所需ROM的最小容量；给出地址（55）H；（AA）H； （AB）H；单元的内容，用16进制表示。 2。用JK(下跳沿)触发器及ROM设计一个同步十进制格莱码加减可逆计数器。 ②写“1”擦除 GC = +20V/10ms 正脉冲；Wi = +20V/10ms正脉冲； Dj = 0；写“1”给浮栅充负电荷 ③写“0” GC = 0V；Wi = +20V/10ms正脉冲； Dj = +20V/10ms正脉冲；使Gf放电。故为写“0”。 三、快闪存储器（Flash Memory） 为提高集成度，省去T2（选通管）改用叠栅MOS管（类似SIMOS管） ① 读：Wi = +5V,VDSS=0V 当Gf上无负电荷时，T1导通，Bj ＝0； 当Gf上有负电荷时，T1截止，Bj ＝1 ②写“1” Wi = 正脉冲（12V/10μs），Bj ＝+6V；VSS = 0；使Gf充负电荷，即“1”。 ③写“0” GC＝0V；VSS = +12V/100us，正脉冲，释放Gf上负电荷；Bj ＝0； §2 随机存储器 RAM 1 .静态随机存储器（SRAM） 一、结构与工作原理 存储容量1024*4Bits=4096Bits 由64*64存储=4096Bits组成;地址A0-A9(每单元4Bit) 二、SRAM的存储单元 六管N沟道增强型MOS管 §3. 存储器容量的扩展 1. 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时. 接法：将各片的地址线、读写线、片选线并联即可 2.字扩展方式 适用于每片RAM,ROM位数够用而字数不够时. 3.字位扩展方式 当单片ROM/RAM的字数和位数都不够时，就要采用字位扩展方式 例：用八片1024 x 1位→ 1024 x 8位的RAM 1024 x 8 RAM 例：用四片256 x 8位→1024 x 8位 RAM 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 例：用1K×4位RAM扩展成一个4K×8位存储器 用8片1K×4位RAM芯片，经字位扩展构成的存储器 §3.用存储器实现组合逻辑函数 一、基本原理 若以地址线为输 入变量，则数据 线即为一组关于 地址变量的逻辑 函数 地 址 数 据 A1 A0 D3 D2 D1 D0 0 0 0 1 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 1 1 1 1 0 例1： 例2 用ROM实现八段显示，用16×8位EPROM ? D C B A 字形 a b c d e f g h Hex 0 0 0 0 0 1 1 1 1 1 1 0 1 (FD)H 0 0 0 1 1 0 1 1 0 0 0 0 1 (61)H 0 0 1 0 2 1 1 0 1 1 0 1 1 (DB)H 0 0 1 1 3 1 1 1 1 0 0 1 1 (F3)H 0 1 0 0 4 0 1 1 0 0 1 1 1 (67)H 0 1 0 1 5 1 0 1 1 0 1 1 1 (B7)H 0 1 1 0 6 1 0 1 1 1 1 1 1 (BF)H 0 1 1 1 7 1 1 1 0 0 0 0 1 (E1)H 1 0 0 0 8 1 1 1 1 1 1 1 1 (FF)H 1 0 0 1 9 1 1 1 1 0 1 1 1 (F7)H 1 0 1 0 10 1 1 1 1 1 0 1 0 (FA)H 1 0 1 1 11 0 0 1 1 1 1 1 0 (3E)H 1 1 0 0 12 0 0 0 1 1 0 1 0 (1A)H 1 1 0 1 13 0 1 1 1 1 0 1 0 (7A)H 1 1 1 0 14 1 1 0 1 1 1 1 0 (DE)H 1 1 1 1 15 1 0 0 0 1 1 1 0 (8E)H a = ∑（0、2、3、5、6、7、8、9、10、14、15） b =∑（0、1、2、3、4、6、7、8、9、10、13、14） c = ∑（0、1、3、4、5、6、7、8、9、10、11、13） d =∑（0、2、3、5、6、7、8、9、10、11、12、13、14） e = ∑（0、2、6、8、10、11、12、13、14、15） f =∑（0、4、5、6、8、9、10、11、14、15） g = ∑（2、3、4、5、6、8、10、11、12、13、14、15） h =∑（0、1、2、3、4、5、6、7、8、9） a’ = ∑（1、4