第4节 集成触发器.pptVIP

前面介绍的电路，其共同特点是当前的输出完全取决于当前的输入，与过去的输入无关，它们没有记忆功能。 在数字系统中，常常需要有记忆功能，能存储数字信息的逻辑部件。触发器即是。 主从JK触发器的特征方程： 主从JK触发器的功能描述和钟控JK触发器完全一样。 只不过主从JK触发器是在时钟脉冲的下跳沿翻转。 * 第四章 集成触发器 4.1 基本触发器 4.2 时钟控制的触发器 4.3 主从型触发器 4.4 边沿触发器 4.1 基本触发器 4.1.1 电路组成和工作原理 1. 功能描述 基本触发器的电路图如图4-1(a)所示。它由两个与非门交叉耦合组成。 和 是触发器两个输出端。 当 =0， =1时，称触发器状态为0； 当 =1， =0时，称触发器状态为1。 基本触发器有两个输入端， 和 。图4-1(b)所示为其逻辑符号。 { 图4-1 基本触发器及逻辑符号 2. 工作原理 (1) =0， =1时，则Q=0， =1。触发器置0。 (2) =1， =0时，则Q=1， =0。触发器置1。 (3) = =1时，触发器状态保持不变，触发器具有保持功能。 (4) =0， =0时，则Q= =1。触发器两个输出端均为1。（破坏了触发器的功能，实际工作不允许出现。即为约束条件。） 4.1.2 工作波形和功能描述 1. 基本触发器工作波形 由图4-2基本触发器工作波形可知，如果 =0和 =0的持续时间相同，并且同时发生由0到1的变化，就会出现竞争现象。并且电路的竞争使得最终稳定状态不能确定。 但假若 =0和 =0后， 和 不是同时恢复为1，即它们的持续时间不同。那么最后稳定的新状态可以确定。 图4-2 基本触发器工作波形 由以上分析可知，由两个与非门交叉耦合构成的基本触发器具有置0、置1和保持的功能。通常称 端为置1端，因为 =0时被置1，所以是低电平有效。 端为置0端，因为 =0时被置0，所以是低电平有效。 { 2. 功能描述（三种方法） (1) 状态转换真值表 为了表明在输入信号作用下，触发器的次态Qn+1及现态Qn与输入信号之间的关系，可将上述对触发器分析的结论用表格的形式来描述。见表4-1。 表4-1基本触发器 状态转换真值表 Qn Qn+1 (2) 特征方程(状态方程) 触发器逻辑功能还可以用逻辑函数表达式来描述，称之为特征方程或状态转换方程。 由表4-1的状态转换真值表通过卡诺图(图4-3)化简可得 特征方程 约束条件 由于 和 同时为0时，状态Qn和Qn+1相等破坏了触发器的功能，实际中不允许出现。为了确保触发器的功能，输入信号 和 应满足 。 图4-3基本触发器卡诺图 (3) 状态转换图 图4-4所示为基本触发器的状态转换图。图中两个圆圈分别代表基本触发器的两个稳定状态，箭头表示在输入信号作用下状态转换的方向，箭头旁的标注表示状态转换的条件。这与状态转换真值表所描述的功能是一致的。 图4-4 基本触发器状态转换图 4.2 时钟控制的触发器 基本触发器，只要输入信号发生变化，触发器状态发生相应的变化。 在实际使用中，通常要求触发器按一定的时间节拍动作。即受时钟脉冲(CP)的控制，翻转到何种状态则由输入信号决定，于是出现了各种钟控触发器。将其按功能分： 钟控RS触发器 D触发器 T触发器 JK触发器 { 4.2.1 钟控RS触发器 1. 电路组成和工作原理 电路组成： A门和B门构成基本触发器；C门和D门构成触发导引电路。 工作原理： 当CP=0时，C门和D门输出均为1，输入信号作用不到输 出门上，基本触发器状态不变。 当CP=1时，输入信号R，S才通过导引门C，D加入到基 本触发器。具体工作状态分析如下： 图4-5